晶圆以及探头的制作方法

1.实施方式涉及晶圆以及探头。


背景技术：

2.已知有一种构成为将晶圆与探针卡电连接的探头。在晶圆内设置有多个芯片单元。探针卡构成为对晶圆内的多个芯片单元进行控制。
3.现有技术文献
4.专利文献
5.专利文献1：美国专利第8598902号说明书
6.专利文献2：美国专利第7777511号说明书
7.专利文献3：美国专利申请公开第2003/0183931号说明书


技术实现要素：

8.发明要解决的课题
9.抑制晶圆与探针卡之间的通信可靠性的恶化。
10.用于解决课题的手段
11.实施方式的晶圆具备：基板，具有相互不重复的第一区域以及第二区域；第一芯片单元和第二芯片单元，分别设置在上述基板上；第一电极和第二电极，分别与上述第一芯片单元电连接；以及第三电极和第四电极，分别与上述第二芯片单元电连接。上述第一电极以及上述第三电极配置在上述第一区域。上述第二电极以及上述第四电极配置在上述第二区域。上述第一区域是与设置有上述第一芯片单元以及上述第二芯片单元的区域独立的区域。
附图说明
12.图1是表示第一实施方式的信息处理系统的构成的框图。
13.图2是表示第一实施方式的主机设备以及探头的构成的框图。
14.图3是表示第一实施方式的存储器总线中使用的信号以及电压的一个例子的框图。
15.图4是表示第一实施方式的探头的构成的一个例子的剖面图。
16.图5是表示第一实施方式的存储晶圆以及探针卡的构成的一个例子的剖面图。
17.图6是表示第一实施方式的存储晶圆的多个存储器芯片单元以及再配置前的多个电极的布局的一个例子的俯视图。
18.图7是表示第一实施方式的存储晶圆的再配置后的多个电极的布局的一个例子的俯视图。
19.图8是表示第一实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
20.图9是表示第一实施方式的探头的压力控制动作的一个例子的流程图。
21.图10是表示对第一实施方式的探头的两个区域施加的压力的差异的一个例子的示意图。
22.图11是表示第一实施方式的第一变形例的第一例的探头的构成的一个例子的剖面图。
23.图12是表示第一实施方式的第一变形例的第二例的探头的构成的一个例子的剖面图。
24.图13是表示第一实施方式的第二变形例的探头的构成的一个例子的示意图。
25.图14是表示第一实施方式的第二变形例的第一例的探头的构成的一个例子的剖面图。
26.图15是表示第一实施方式的第二变形例的第二例的探头的构成的一个例子的剖面图。
27.图16是表示第一实施方式的第二变形例的第三例的探针卡的构成的一个例子的剖面图。
28.图17是表示第一实施方式的第二变形例的第四例的探针卡的构成的一个例子的剖面图。
29.图18是表示第一实施方式的第三变形例的再配置后的电极的构成的多个例子的剖面图。
30.图19是表示第一实施方式的第三变形例的再配置后的电极的构成的多个例子所具有的特征的图。
31.图20是表示第二实施方式的存储晶圆以及探针卡的构成的一个例子的剖面图。
32.图21是表示第二实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
33.图22是表示第二实施方式的变形例的存储晶圆以及探针卡的构成的一个例子的剖面图。
34.图23是表示第三实施方式的存储晶圆以及探针卡的构成的一个例子的剖面图。
35.图24是表示第三实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
36.图25是表示第三实施方式的变形例的存储晶圆以及探针卡的构成的一个例子的剖面图。
37.图26是表示第四实施方式的存储晶圆以及探针卡的构成的一个例子的剖面图。
38.图27是表示第四实施方式的存储晶圆以及探针卡的散热动作的一个例子的示意图。
具体实施方式
39.以下，参照附图，对实施方式进行说明。另外，在以下的说明中，对具有相同的功能以及构成的构成要素标注共同的参照附图标记。此外，在对具有共同的参照附图标记的多个构成要素进行区分的情况下，对该共同的参照附图标记附加后缀来进行区分。另外，在不需要特别对多个构成要素进行区分的情况下，仅对该多个构成要素标注共同的参照附图标
记，不附加后缀。
40.1.第一实施方式
41.首先，对第一实施方式进行说明。
42.1.1构成
43.1.1.1信息处理系统
44.对第一实施方式的信息系统的构成进行说明。图1是表示第一实施方式的信息处理系统的构成的框图。如图1所示，信息处理系统1包括主机设备2以及存储系统3。
45.主机设备2是使用存储系统3来处理数据的数据处理装置。主机设备2例如是数据中心内的服务器。
46.存储系统3是构成为与主机设备2连接的存储装置。存储系统3例如构成为对设置有存储器件的晶圆进行访问的ssd(solid state drive：固态硬盘驱动器)。存储系统3根据来自主机设备2的要求(指令)，执行数据的程序处理以及读出处理。
47.1.1.2存储系统
48.接着，继续参照图1，对第一实施方式的存储系统的内部构成进行说明。
49.存储系统3具备晶圆储料器(stocker)4、晶圆输送机5、探头6、多个存储晶圆10以及探针卡20。
50.晶圆储料器4保管未设置在探头6的多个存储晶圆10。
51.晶圆输送机5具有在晶圆储料器4与探头6之间输送存储晶圆10的功能。
52.在探头6设置有存储晶圆10以及探针卡20。探头6具有将存储晶圆10与探针卡20之间电连接的功能。此外，探头6执行用于将存储晶圆10与探针卡20之间电连接的各种控制处理。
53.存储晶圆10是在内部设置有具有存储数据的功能的存储器件(未图示)的晶圆。探针卡20是在表面上设置有对存储晶圆10进行控制的存储器控制器(未图示)的卡基板。通过利用探头6的控制处理，存储晶圆10内的存储器件与探针卡20上的存储器控制器被物理并且电连接。
54.1.1.3探头
55.接着，对第一实施方式的探头的内部构成进行说明。
56.1.1.3.1通信功能
57.参照图2，对第一实施方式的探头的通信功能进行说明。图2是表示第一实施方式的主机设备以及探头的构成的一个例子的框图。在图2中，示出了存储晶圆10与探针卡20在探头6内被物理并且电连接时的连接关系的一个例子。如图2所示，探头6还包括接口控制系统7、驱动控制系统8以及温度控制系统9。存储晶圆10包括多个存储器芯片单元100。探针卡20包括多个存储器控制器芯片200。
58.接口控制系统7是主要对与探头6内的数据传送相关的接口进行控制的电路。例如，接口控制系统7将从主机设备2接收到的要求以及数据传送到探针卡20。接口控制系统7将从探针卡20接收到的数据传送到主机设备2。接口控制系统7经由主机总线与主机设备2连接。主机总线例如遵守pcietm(peripheral component interconnect express：外围组件快速互联)。此外，在使存储晶圆10与探针卡20接触的情况下，接口控制系统7执行对驱动控制系统8以及温度控制系统9的各种控制。
59.驱动控制系统8包括能够使存储晶圆10与探针卡20之间的相对的位置三维且自如地位移的扭矩机构、以及对扭矩机构进行控制的控制部(均未图示)。而且，驱动控制系统8具有通过扭矩机构被控制部驱动而使存储晶圆10与探针卡20接触的功能。
60.此外，驱动控制系统8包括压力传感器ps。压力传感器ps构成为对在存储晶圆10与探针卡20接触时产生的压力的二维分布进行测量。驱动控制系统8的控制部对扭矩机构的输出进行控制，以使通过压力传感器ps测量的压力的二维分布满足条件。之后，对基于驱动控制系统8的使用了压力传感器ps的扭矩机构的压力控制方法的详细情况进行叙述。
61.温度控制系统9对在探头6内设置的存储晶圆10以及探针卡20所暴露的温度环境进行控制。例如，温度控制系统9构成为基于通过温度传感器(未图示)测量的温度，将存储晶圆10以及探针卡20的温度保持在恒定范围。
62.多个存储器控制器芯片200分别由soc(system-on-a-chip：系统级芯片)那样的集成电路构成。多个存储器控制器芯片200分别例如具有fpga(field programmable gate array：可编程门阵列)功能。多个存储器控制器芯片200分别与多个存储器芯片单元100的组电连接。在图2的例子中，k个存储器芯片单元100_1、
……
以及100_k与一个存储器控制器芯片200并联连接(k为2以上的整数)。多个存储器控制器芯片200分别基于来自接口控制系统7的指示，并联地控制k个存储器芯片单元100_1～100_k。
63.具体而言，例如，存储器控制器芯片200基于来自主机设备2的写入请求，将写入数据写入到写入对象的存储器芯片单元100中。此外，存储器控制器芯片200基于来自主机设备2的读出请求，从读出对象的存储器芯片单元100读出读出数据。然后，存储器控制器芯片200经由接口控制系统7，将读出数据发送到主机设备2。
64.多个存储器芯片单元100分别是芯片单元。芯片单元是即使是将晶圆切割之后的芯片级(chip level)也可以发挥功能的器件的单位。另外，在存储系统3中，存储晶圆10可不被切割而基于晶圆级(wafer level)使用。因此，多个存储器芯片单元100各自不被切割成芯片级，而在设置于一个存储晶圆10上的状态下作为存储器件发挥功能。多个存储器芯片单元100构成为相互独立地执行数据的写入处理以及读出处理。多个存储器芯片单元100各自包括分别非易失性地存储数据的多个存储器单元、以及对多个存储器单元进行控制的控制电路。多个存储器芯片单元100各自例如是nand型闪存。
65.另外，存储晶圆10与探针卡20之间的电连接经由存储器总线bus来实现。存储器总线bus例如遵守sdr(single data rate：单倍数据倍率)接口、toggle ddr(double data rate：双倍数据倍率)接口或者onfi(open nand flash interface：开放式nand闪存接口)。图3是表示第一实施方式的存储器总线中使用的信号以及电压的一个例子的框图。
66.存储器总线bus中使用的信号例如包括芯片使能信号cen、指令锁定使能信号cle、地址锁定使能信号ale、允许写入信号wen、读出使能信号ren、写入保护信号wpn、就绪/繁忙(ready/busy)信号rbn以及输入输出信号i/o。在本说明书中，信号的名称的末尾的n是指该信号在为“l(low)”电平的情况下被断言(assert)。
67.芯片使能信号cen是用于启用(enable)存储器芯片单元100的信号。
68.指令锁定使能信号cle是向存储器芯片单元100通知向存储器芯片单元100的输入信号i/o是指令的信号。
69.地址锁定使能信号ale是向存储器芯片单元100通知向存储器芯片单元100的输入
信号i/o是地址的信号。
70.允许写入信号wen是用于使存储器芯片单元100获取输入信号i/o的信号。
71.读出使能信号ren是用于从存储器芯片单元100读出输出信号i/o的信号。
72.写入保护信号wpn是用于指示存储器芯片单元100禁止数据的写入以及消除的信号。
73.就绪/繁忙信号rbn是表示存储器芯片单元100为就绪状态还是为繁忙状态的信号。就绪状态是存储器芯片单元100能够接收来自存储器控制器芯片200的命令的状态。繁忙状态是存储器芯片单元100不能接收来自存储器控制器芯片200的命令的状态。就绪/繁忙信号rbn的“l”电平表示繁忙状态。
74.输入输出信号i/o例如是8位信号。输入输出信号i/o是在存储器芯片单元100与存储器控制器芯片200之间收发的数据的实体。输入输出信号i/o包括指令、地址、以及写入数据和读出数据等数据。
75.此外，使用存储器总线bus，例如电压vss以及vcc被供给到存储器芯片单元100。电压vss是接地电压。电压vcc是电源电压。
76.另外，在以下的说明中，芯片使能信号cen、指令锁定使能信号cle、地址锁定使能信号ale、允许写入信号wen、读出使能信号ren、写入保护信号wpn、就绪/繁忙信号rbn以及输入输出信号i/o也简称为信号。此外，电压vss以及vcc也简称为信号。
77.1.1.3.2结构
78.接着，参照图4，对第一实施方式的探头的结构进行说明。图4是表示第一实施方式的探头的构成的一个例子的剖面图。在图4中，示出了在设置有存储晶圆10以及探针卡20的状态下的探头6的剖面图。
79.以下，将存储晶圆10对探头6的设置面设为xy平面。将与xy平面垂直的方向设为z方向。而且，也将沿着z方向从存储晶圆10朝向探针卡20的方向称作上方向。
80.存储晶圆10中的与探针卡20对置的面也称作存储晶圆10的“上表面”或者“第一面”。存储晶圆10中的对探头6的设置面也称作存储晶圆10的“下表面”或者“第二面”。探针卡20中的与存储晶圆10的上表面对置的面也称作探针卡20的“下表面”或者与存储晶圆10的“对置面”。探针卡20中的探针卡20的下表面的相反侧的面也称作探针卡20的“上表面”。
81.如图4所示，探头6具备基座31、多个载置台32-1、32-2以及32-3、晶圆卡盘33、头载置台(head stage)34、加强板(stiffener)35、卡保持件36、固定件37、支柱38和测试头(test head)39。
82.基座31支承多个载置台32-1～32-3以及晶圆卡盘33。具体而言，在基座31的上表面设置有具有x位移机构的载置台32-1。在载置台32-1的上表面设置有具有y位移机构的载置台32-2。在载置台32-2的上表面设置有具有zθ位移机构的载置台32-3。
83.载置台32-1～32-3是驱动控制系统8的扭矩机构的一部分。载置台32-1构成为通过x位移机构，相对于基座31而言在x方向上自如地移动。载置台32-2构成为通过y位移机构，相对于载置台32-1而言在y方向上自如地移动。载置台32-3构成为通过zθ位移机构，相对于载置台32-2而言在z方向上自如地移动，并且在xy平面上自如地旋转。即，x位移机构、y位移机构以及zθ位移机构能够使存储晶圆10相对于探针卡20自如地位移。
84.此外，zθ位移机构能够将存储晶圆10与探针卡20接触时产生的xy平面内的压力分
布控制为任意的分布。即，zθ位移机构构成为对相互不重复的至少两个区域施加的压力形成相互不同的压力分布。
85.在载置台32-3的上表面上设置有晶圆卡盘33。晶圆卡盘33是支承存储晶圆10的工作台。在晶圆卡盘33内例如包含温度传感器、加热器以及冷却器(均未图示)。加热器以及冷却器构成为使存储晶圆10的温度上升以及降低。温度控制系统9基于来自温度传感器的信息使加热器以及冷却器驱动，从而能够经由晶圆卡盘33将存储晶圆10的温度保持在规定的范围。
86.头载置台34通过支柱38被支承在晶圆卡盘33的上方。头载置台34例如具有环状。在头载置台34的环的内侧的空间中分别设置有环状的加强板35以及卡保持件36。加强板35设置在探针卡20的上表面上，在加强板35与卡保持件36之间夹着探针卡20。卡保持件36在卡保持件36的环的内侧的空间中支承探针卡20。探针卡20通过固定件37被固定在加强板35以及卡保持件36。由此，探针卡20相对于晶圆卡盘33的xy平面内的位置被固定，并且抑制热膨胀等所引起的位移。
87.在头载置台34以及加强板35的上表面上设置有测试头39。测试头39例如通过与探针卡20电连接，作为接口控制系统7发挥功能。此外，测试头39在内部配置有压力传感器ps。压力传感器ps构成为对在存储晶圆10与探针卡20接触时产生的压力分布进行测量。压力传感器ps例如包括多个传感器元件。多个传感器元件分散地配置在xy平面内。
88.通过以上那样的构成，驱动控制系统8能够在xy平面内对至少两个区域施加不同的压力，同时，使存储晶圆10与探针卡20在物理上接触。
89.另外，可以在头载置台34设置有用于检测出存储晶圆10上的代表性位置的相机(未图示)。作为存储晶圆10上的代表性位置，例如有晶圆的外缘、设置在晶圆上的对准标记等。驱动控制系统8能够基于来自相机的信息，更准确地识别基准位置。由此，驱动控制系统8能够对存储晶圆10以及探针卡20进行精密的对位控制。
90.1.1.4存储晶圆以及探针卡的剖面结构
91.接着，对第一实施方式的存储晶圆以及探针卡的剖面结构进行说明。图5是表示第一实施方式的在探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。
92.如图5所示，存储晶圆10包括基板11、元件层12、多个电极13、绝缘体层14、多个布线15以及多个电极16。探针卡20除包括多个存储器控制器芯片200之外，还包括基板21、多个布线22以及多个电极23。
93.基板11例如是硅晶圆。在基板11的上表面上设置有元件层12。元件层12是设置有多个存储器芯片单元100的层。另外，在图5的例子中，对于元件层12内的多个存储器芯片单元100省略图示。
94.在元件层12的上表面上设置有多个电极13。多个电极13分别设置在对应的存储器芯片单元100的正上方。即，多个电极13分别是再配置前的电极。多个电极13分别例如是平板状的焊盘电极。相互相邻的两个电极13配置为隔开间隔w1。多个电极13例如包含铝(al)。
95.以将元件层12的上表面以及多个电极13的上表面覆盖的方式设置有绝缘体层14。绝缘体层14例如包含聚酰亚胺(polyimide)。
96.在绝缘体层14的上表面上设置有多个电极16。多个电极16配置在与设置有对应的多个电极13(对应的存储器芯片单元100)的区域独立的区域。即，多个电极16分别是再配置
后的电极。多个电极16分别例如是平板状的焊盘电极。相互相邻的两个电极16配置为隔开间隔w2。间隔w2比间隔w1长。此外，多个电极16各自的面积比多个电极13各自的面积大。多个电极16例如包含镍(ni)以及/或者金(au)。
97.在绝缘体层14内，设置有将多个电极13与多个电极16电连接的多个布线15。多个布线15是用于将多个电极13再配置于多个电极16的再布线(日文：再配線)。在图5的例子中，对于将图示的电极13与未图示的电极16之间电连接的布线15省略图示。多个布线15例如包含铜(cu)。
98.基板21例如包含印刷基板。在基板21的上表面上设置有多个存储器控制器芯片200。在基板21的下表面上设置有多个电极23。多个电极23设置在多个电极16所对应的位置。多个电极23分别例如是具有销(日文：
ピン
)形状的探针电极。在基板21内设置有多个布线22。多个布线22将多个存储器控制器芯片200与多个电极23电连接。
99.1.1.5存储晶圆的布局
100.接着，对第一实施方式的存储晶圆的布局进行说明。图6是表示第一实施方式的存储晶圆的多个存储器芯片单元以及再配置前的多个电极的布局的一个例子的俯视图。图7是表示第一实施方式的存储晶圆的再配置后的多个电极的布局的一个例子的俯视图。
101.首先，参照图6，对多个存储器芯片单元100以及再配置前的多个电极13的布局进行说明。如图6所示，多个存储器芯片单元100在xy平面内配置为矩阵状。
102.在俯视时，多个电极13配置在设置有对应的存储器芯片单元100的区域内。在图6的例子中，示出了一个存储器芯片单元100所对应的多个电极13在x方向上排列的情况。然而，并不限定于此，多个电极13也可以在设置有对应存储器芯片单元100的区域内配置为矩阵状。
103.一个存储器芯片单元100所对应的多个电极13包括多个电极13a以及多个电极13b。电极13a与电极13b的用于得到与电极23充分的电连接所需的最小的压力(压力阈值)不同。例如，电极13a的压力阈值tha比电极13b的压力阈值thb大。电极13a例如是用于供给电压的电极。电极13b例如是用于对信号进行通信的电极。
104.接着，参照图7，对再配置后的多个电极16的布局进行说明。如图7所示，在俯视时，多个电极16配置在与对应的存储器芯片单元100独立的区域。
105.一个存储器芯片单元100所对应的多个电极16包括多个电极16a以及多个电极16b。电极16a例如是用于供给电压的电极。电极16b例如是用于对信号进行通信的电极。因此，电极16a以及16b分别具有与电极13a以及13b等同的压力阈值。
106.在绝缘体层14的上表面上，多个电极16a以及16b分别配置在区域ra以及rb。区域ra以及rb是相互不重复的区域。在图7的例子中，区域ra以及rb例如是在存储晶圆10的上表面为同心圆状的区域。即，在俯视时，区域rb包括存储晶圆10的中心。而且，区域ra相对于存储晶圆10的中心而言位于区域rb的外侧。
107.另外，区域ra以及rb也可以不是同心圆状的区域。区域ra以及rb是相互不重复、并且与设置有多个存储器芯片单元100的区域独立的区域即可。具体而言，例如，区域ra以及rb也可以分别是存储晶圆10的上表面上的纸面左侧的区域以及右侧的区域。此外，也可以在区域ra与区域rb之间设置有不属于区域ra以及rb的任一个的边界区域。也可以不在边界区域设置电极16a以及16b。
108.存储器芯片单元100与存储器控制器芯片200经由上述那样的多个电极13以及多个电极16电连接。图8是表示第一实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
109.如图8所示，存储器芯片单元100与在设置有该存储器芯片单元100的区域配置的多个电极13a以及13b电连接。多个电极13a以及13b在绝缘体层14内经由在z方向上延伸的多个布线15，与多个电极16a以及16b电连接。多个电极16a以及16b与多个电极13a以及13b不同，配置在与设置有对应的存储器芯片单元100的区域独立的区域。具体而言，多个电极16a以及16b分别设置在相互不重复的区域ra以及rb。而且，多个电极16a以及16b构成为经由对应的多个电极23以及多个布线22，与探针卡20上的对应的存储器控制器芯片200电连接。
110.根据以上那样的构成，能够在相互不重复的区域ra以及rb分别配置设置于存储晶圆10上的全部电极16a和全部电极16b。因此，能够将单独地控制施加于全部电极16a的压力和施加于全部电极16b的压力的问题归结为单独地控制施加于区域a的压力和施加于区域b的压力的问题。
111.1.2压力控制动作
112.接着，对第一实施方式的探头的压力控制动作进行说明。图9是表示第一实施方式的探头的压力控制动作的一个例子的流程图。在图9中，包括用于将存储晶圆10与探针卡20之间物理并且电连接的处理(下降接触(touch down)处理)时的压力控制动作。
113.如图9所示，当接收到将存储晶圆10与探针卡20之间电连接的指示时(开始)，驱动控制系统8驱动扭矩机构，对多个电极16与多个电极23之间的距离进行变更(s1)。
114.驱动控制系统8对多个电极16与多个电极23是否接触进行判定(s2)。具体而言，例如，驱动控制系统8基于从相机等获得的信息来决定扭矩机构的位移量。然后，驱动控制系统8通过使zθ位移机构移动决定的位移量，来判定多个电极16与多个电极23接触。
115.在zθ位移机构的位移量位达到决定的位移量的情况下(s2；否)，驱动控制系统8继续对多个电极16与多个电极23之间的距离进行变更(s1)。在zθ位移机构的位移量达到了决定的位移量的情况下(s2；是)，驱动控制系统8从压力传感器ps取得二维压力分布(s3)。
116.在s3的处理之后，驱动控制系统8基于取得的二维压力分布，对区域rb上的压力pb是否小于压力阈值thb进行判定(s4)。在区域rb上的压力pb为压力阈值thb以上的情况下(s4；否)，驱动控制系统8使对区域rb施加的压力pb减小(s5)。在s5的处理之后，处理进入s3。由此，使对区域rb施加的压力pb减小，直到区域rb上的压力pb小于压力阈值thb。
117.在区域rb上的压力pb小于压力阈值thb的情况下(s4；是)，驱动控制系统8基于取得的二维压力分布，对区域ra处的压力pa是否为压力阈值tha以上进行判定(s6)。在区域ra处的压力pa小于压力阈值tha的情况下(s6；否)，驱动控制系统8使对区域ra施加的压力pa增加(s7)。在s7的处理之后，处理进入s3。由此，使对区域ra施加的压力pa增加，直到区域rb上的压力pb小于压力阈值thb、并且区域ra处的压力pa为压力阈值tha以上。
118.在区域ra处的压力pa为压力阈值tha以上的情况下(s6；是)，驱动控制系统8决定对区域ra以及rb施加的压力pa以及pb(s8)。
119.当s8的处理结束时，驱动控制系统8判定为电极16a以及电极16b分别与对应的电极23进行了电连接。由此，压力控制动作结束(结束)。
120.1.3第一实施方式的效果
121.根据第一实施方式，能够抑制存储晶圆与探针卡之间的通信可靠性的恶化。以下，使用图10，对本效果进行说明。图10是表示对第一实施方式的探头的两个区域施加的压力的差异的一个例子的示意图。
122.多个电极16a以及16b分别配置在与设置有对应的存储器芯片单元100的区域独立、并且相互不重复的区域ra以及rb。由此，无论对应于哪个存储器芯片单元100，都能够将全部电极16a汇集在区域ra、并且将全部电极16b汇集在区域rb。
123.进行补充的话，多个电极13a以及13b均配置在设置有对应的存储器芯片单元100的区域内。由此，当基于晶圆级进行观察时，多个电极13a以及13b混合存在于与探针卡20的接触面的整个区域。因此，存在难以对多个电极13a以及13b施加适当的压力的可能性。
124.根据第一实施方式，多个电极13a以及13b经由多个布线15再配置于多个电极16a以及16b。由此，如图10所示，能够将具有不同的压力阈值的多个电极16a和多个电极16b分开地配置在相互不同的区域ra以及rb。因此，能够提高驱动控制系统8的压力控制性。
125.而且，驱动控制系统8还具备构成为取得包括区域ra以及rb的区域的二维压力分布的压力传感器ps。驱动控制系统8构成为基于取得的二维压力分布，对区域ra以及rb施加不同的压力。由此，能够对多个电极16a以及16b施加相互不同的压力。具体而言，能够对具有比压力阈值thb高的压力阈值tha的多个电极16a施加较大的压力pa。能够对具有比压力阈值tha低的压力阈值thb的多个电极16b施加较小的压力pb。因此，通过在与电极23接触时对电极16b过度地施加大压力，能够抑制电极16b磨损。此外，通过不对电极16a施加大到不能得到充分的可靠性程度的压力，能够抑制经由电极16a的电压的供给停止。因而，能够抑制存储晶圆与探针卡之间的通信可靠性的恶化。
126.1.4第一实施方式的变形例
127.另外，上述的第一实施方式能够进行各种变形。在以下所示的多个变形例中，对与第一实施方式等同的构成以及动作省略其说明，主要对与第一实施方式不同的构成以及动作进行说明。
128.1.4.1第一实施方式的第一变形例
129.在上述的第一实施方式中，对压力传感器ps设置在测试头39内的情况进行了说明，但并不限定于此。例如，压力传感器ps也可以设置在除测试头39以外的场所。以下，例示两个压力传感器ps设置在除测试头39以外的场所的例子。
130.(第一例)
131.图11是表示第一实施方式的第一变形例的第一例的探头的构成的一个例子的剖面图。图11对应于第一实施方式的图4。
132.如图11所示，压力传感器ps也可以设置在晶圆卡盘33内。在这种情况下，压力传感器ps构成为在晶圆卡盘33内对xy平面内的二维压力分布进行测量。
133.(第二例)
134.图12是表示第一实施方式的第一变形例的第二例的探头的构成的一个例子的剖面图。图12对应于第一实施方式的图4。
135.如图12所示，压力传感器ps也可以设置在探针卡20内。在这种情况下，压力传感器ps构成为在探针卡20内对xy平面内的二维压力分布进行测量。
136.在任一种情况下，压力传感器ps与第一实施方式的情况同样，能够对包括区域ra以及rb的区域的二维压力分布进行测量。由此，驱动控制系统8能够基于来自压力传感器ps的二维压力分布，对区域ra以及rb分别施加适当的压力。
137.1.4.2第一实施方式的第二变形例
138.在上述的第一实施方式以及第一实施方式的第一变形例中，对通过扭矩机构控制对多个电极16a以及16b施加的压力的情况进行了说明。然而，也可以通过除扭矩机构以外的机构进一步控制对多个电极16a以及16b施加的压力。
139.图13是表示第一实施方式的第二变形例的探头的构成的一个例子的示意图。
140.如图13所示，探头6还包括缓冲材cm。缓冲材cm例如是与在进行下降接触处理时产生的过载相应的在z方向上收缩的弹性体。过载例如是能够使电极16以及电极23破损的负载。例如，在使电极16与电极23接触时，由于电极16与电极23间的距离的判定误差、以及电极16与电极23之间的距离的制造偏差等，会产生过载。
141.缓冲材cm具有在过载的产生位置的周边区域释放集中在过载的产生位置的应力的功能。例如，缓冲材cm可以具有多孔质结构。更具体而言，缓冲材cm包含聚氨酯(urethane)。此外，例如，缓冲材cm也可以具有弹簧结构。
142.此外，缓冲材cm也可以包括缓冲材cma以及cmb。缓冲材cma以及cmb分别设置在区域ra以及rb。缓冲材cmb的应力的释放程度例如比缓冲材cma的应力的释放程度高。如此，通过根据压力阈值的大小来设置具有适当的应力的释放程度的缓冲材cm，能够抑制电极16以及电极23的破损。
143.另外，缓冲材cm能够设置在探头6内的各种位置。以下，例示四个设置有缓冲材cm的场所的例子。
144.(第一例)
145.图14是表示第一实施方式的第二变形例的第一例的探头的构成的一个例子的剖面图。图14对应于第一实施方式的图4。如图14所示，缓冲材cm也可以设置在测试头39内。
146.另外，在图14的例子中，示出了缓冲材cm以及压力传感器ps设置在不同的层的情况，但并不限定于此。例如，设置在相同的层的相同的材料也可以具有缓冲材cm以及压力传感器ps的任一种功能。
147.此外，在图14的例子中，示出了缓冲材cm设置在压力传感器ps与探针卡20之间的情况，但并不限定于此。例如，缓冲材cm也可以设置在与探针卡20之间夹着压力传感器ps的位置。
148.此外，在图14的例子中，与缓冲材cm同样，示出了压力传感器ps设置在测试头39内的情况，但并不限定于此。例如，如在第一实施方式的第一变形例的第一例以及第二例中所示，压力传感器ps也可以设置在晶圆卡盘33或者探针卡20内。
149.(第二例)
150.图15是表示第一实施方式的第二变形例的第二例的探头的构成的一个例子的剖面图。图15对应于第一实施方式的图4。如图15所示，缓冲材cm也可以设置在晶圆卡盘33内。
151.另外，在图15的例子中，示出了压力传感器ps设置在测试头39内的情况，但并不限定于此。例如，如在第一实施方式的第一变形例的第一例以及第二例中所示，压力传感器ps也可以设置在晶圆卡盘33或者探针卡20内。在晶圆卡盘33内设置有压力传感器ps的情况
下，缓冲材cm以及压力传感器ps可以设置在不同的层，也可以设置在相同的层。此外，在晶圆卡盘33内设置有压力传感器ps的情况下，缓冲材cm可以设置在存储晶圆10与压力传感器ps之间，也可以设置在与存储晶圆10之间夹着压力传感器ps的位置。
152.(第三例)
153.图16是表示第一实施方式的第二变形例的第三例的探针卡的构成的一个例子的剖面图。图16对应于第一实施方式的图5中的探针卡20的一部分。如图16所示，缓冲材cm可以设置在探针卡20内。在设置在探针卡20内的情况下，缓冲材cm包括多个部分cmc和部分cmi。
154.缓冲材的部分cmi是将缓冲材的多个部分cmc的侧面覆盖的绝缘体。即，缓冲材的部分cmi将缓冲材的多个部分cmc相互电绝缘。缓冲材的部分cmi设置在基板21的上部与下部之间。
155.缓冲材的多个部分cmc是在与缓冲材的部分cmi相同的层与多个布线22对应地设置的导电体。即，缓冲材的多个部分cmc分别将对应的布线22的上部与下部之间电连接。
156.另外，在图16的例子中，示出了压力传感器ps不设置在探针卡20内的情况，但并不限定于此。例如，如在第一实施方式的第一变形例的第二例所示，压力传感器ps可以设置在探针卡20内。在探针卡20内设置有压力传感器ps的情况下，缓冲材cm以及压力传感器ps可以设置在不同的层，也可以设置在相同的层。此外，在探针卡20内设置有压力传感器ps的情况下，缓冲材cm可以设置在存储晶圆10与压力传感器ps之间，也可以设置在存储器控制器芯片200与压力传感器ps之间。
157.(第四例)
158.图17是表示第一实施方式的第二变形例的第四例的探针卡的构成的一个例子的剖面图。图17对应于第一实施方式的图5中的探针卡20的一部分。如图17所示，缓冲材cm可以设置在探针卡20的基板21与电极23之间。在设置在基板21与电极23之间的情况下，缓冲材cm包括多个部分cmc。
159.缓冲材的多个部分cmc是分别与多个布线22对应地设置的导电体。即，缓冲材的多个部分cmc分别将对应的布线22与对应的电极23之间电连接。
160.另外，在图17的例子中，示出了压力传感器ps不设置在探针卡20内的情况，但并不限定于此。例如，如在第一实施方式的第一变形例的第二例中所示，压力传感器ps可以设置在探针卡20内。在探针卡20内设置有压力传感器ps的情况下，压力传感器ps设置在与缓冲材cm不同的层(即，基板21内)。
161.根据第一实施方式的第二变形例，探头6还具备缓冲材cm。由此，能够将由于过载而集中在电极16以及23的应力释放到周边区域。因此，能够抑制电极16以及23的破损。因而，能够抑制存储晶圆与探针卡之间的通信可靠性的恶化。
162.1.4.3第一实施方式的第三变形例
163.在上述的第一实施方式以及第一实施方式的第一变形例以及第二变形例中，对电极16包含镍(ni)以及/或者金(au)的材料、并且具有平板状的结构的情况进行了说明，但并不限定于此。例如，电极16也可以包含除镍(ni)以及金(au)以外的材料。此外，电极16也可以是除平板状的结构以外的结构。以下，参照图18以及图19示出与电极16的材料以及结构相关的应用例。图18是表示第一实施方式的第三变形例的再配置后的电极的构成的多个例
子的剖面图。图19是表示第一实施方式的第三变形例的再配置后的电极的构成的多个例子所具有的特征的图。
164.如图18的(a)所示，电极16可以具有多孔质结构。如图18的(b)所示，电极16也可以具有线结构。如图18的(c)所示，电极16也可以具有弹簧结构。如图18的(d)所示，电极16也可以具有球结构。
165.在具有多孔质结构、线结构、弹簧结构或者球结构的情况下，电极16构成为相对于来自z方向的负载弹性变形。具体而言，在具有多孔质结构、弹簧结构或者球结构的情况下，电极16能够相对于来自z方向的负载收缩。在具有线结构的情况下，电极16能够相对于来自z方向的负载，以与布线15的连接点为支点弹性地弯曲。由此，如图19所示，在受到了过载时，能够抑制电极16塑性变形。此外，能够通过弹性变形将集中在电极16的特定的点的应力释放到周边区域，因此，能够抑制电极16的磨损。
166.此外，电极16可以包含导电性碳、导电性橡胶或者汞(hg)。在包含导电性碳、导电性橡胶或者汞(hg)的情况下，电极16容易整形为上述那样的结构。因此，基于耐磨损性以及耐塑性变形的观点，存在比其他材料有利的情况。除此之外，导电性碳、导电性橡胶或者汞(hg)具有导电性，具有接触电阻低并且不易氧化的特性。因此，能够满足作为将存储晶圆10与探针卡20之间电连接的电极的要件。另外，在包含导电性橡胶的情况下，电极16在电极23为不同种类的材料的情况下，还具有不易腐蚀、并且不易起尘的特性。因此，在对相同的存储晶圆10执行多次的下降接触处理的存储系统3中，容易维持电特性。
167.根据第一实施方式的第三变形例，在电极16的结构中应用了除平板以外的结构。此外，在电极16的材料中应用了除金(au)以及/或者镍(ni)以外的材料。由此，即使在对相同的电极16执行多次的下降接触处理的情况下，也能够抑制存储晶圆10与探针卡20之间的通信可靠性的恶化。
168.另外，在上述的例子中，对将电极16的结构以及材料变更的情况进行了说明，但并不限定于此。例如，取代电极16，可以将电极23的结构设为多孔质结构、线结构、弹簧结构或者球结构。此外，也可以将电极23的材料设为包含导电性碳、导电性橡胶或者汞(hg)的材料。在这种情况下，也能够起到与对电极16的结构以及材料进行变更的情况等同的效果。
169.2.第二实施方式
170.接着，对第二实施方式进行说明。
171.在第一实施方式中，对将多个电极16a以及16b分别配置在存储晶圆10的上表面侧的区域ra以及rb的情况进行了说明。在第二实施方式中，在将多个电极16a以及16b分别配置在存储晶圆10的下表面侧的区域和上表面侧的区域这一点，与第一实施方式不同。在以下的说明中，对与第一实施方式等同的构成以及动作省略说明，主要对与第一实施方式不同的构成以及动作进行说明。
172.2.1存储晶圆以及探针卡的剖面结构
173.图20是表示第二实施方式的在探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。图20对应于第一实施方式的图5。
174.如图20所示，存储晶圆10包括基板11、元件层12、多个电极13、多个布线15u和15l、多个电极16u和16l、以及绝缘体层17。探针卡20除包括多个存储器控制器芯片200之外，还包括基板21、多个布线22u、多个电极23u以及绝缘体层24u。晶圆卡盘33包括多个布线22l、
多个电极23l以及绝缘体层24l。
175.由于与第一实施方式等同，因此，对基板11、元件层12以及多个电极13的构成省略说明。
176.以将基板11的下表面和侧面、元件层12的上表面和侧面、以及多个电极13的上表面覆盖的方式设置有绝缘体层17。即，绝缘体层17具有位于元件层12的上方的上表面、以及位于基板11的下方的下表面。绝缘体层17例如包含聚酰亚胺。
177.在绝缘体层17的上表面上设置有多个电极16u。多个电极16u配置在与设置有对应的多个电极13(对应的存储器芯片单元100)的区域独立的区域。多个电极16u对应于多个电极16b。多个电极16u例如是信号通信用的电极。多个电极16u例如包含镍(ni)以及/或者金(au)。
178.在绝缘体层17的下表面上设置有多个电极16l。多个电极16l配置在与设置有对应的多个电极13的区域独立的区域。多个电极16l对应于多个电极16a。多个电极16l例如是电压供给用的电极。多个电极16l例如包含镍(ni)以及/或者金(au)。
179.在绝缘体层17内，设置有将多个电极16u与对应的多个电极13电连接的多个布线15u。多个布线15u是用于将多个电极13的一部分再配置于多个电极16u的再布线。此外，在绝缘体层17内，设置有将多个电极16l与对应的多个电极13电连接的多个布线15l。多个布线15l是用于将多个电极13的一部分再配置于多个电极16l的再布线。在图20的例子中，对将图示的电极13与未图示的电极16u以及16l之间电连接的布线15u以及15l省略图示。多个布线15u以及15l例如包含铜(cu)。
180.在基板21的下表面上，在多个电极16u所对应的位置设置有多个电极23u。多个电极23u是具有销形状的探针电极。在基板21内设置有多个布线22u。多个布线22u将多个存储器控制器芯片200与多个电极23u电连接。
181.此外，在基板21的下表面上的不与多个电极16u干涉的区域设置有绝缘体层24u。绝缘体层24u构成为在进行下降接触处理时与绝缘体层17的上表面接触。由此，绝缘体层24u具有使向多个电极23u以及16u的应力集中分散的功能。绝缘体层24u例如是氧化硅或者聚酰亚胺等的绝缘体。
182.在晶圆卡盘33的上表面上，在多个电极16l所对应的位置设置有多个电极23l。多个电极23l是具有销形状的探针电极。在晶圆卡盘33内设置有多个布线22l。多个布线22l将未图示的电压源与多个电极23l电连接。
183.此外，在晶圆卡盘33的上表面上的与多个电极16l不干涉的区域设置有绝缘体层24l。绝缘体层24l构成为在进行下降接触处理时与绝缘体层17的下表面接触。由此，绝缘体层24l具有使向多个电极23l以及16l的应力集中分散的功能。绝缘体层24l例如是氧化硅或者聚酰亚胺等的绝缘体。
184.2.2存储晶圆的布局
185.接着，对第二实施方式的存储晶圆的布局进行说明。图21是表示第二实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
186.如图21所示，多个电极13b在绝缘体层17内经由向上方延伸的多个布线15u与多个电极16u电连接。多个电极13a在绝缘体层17内经由向下方延伸的多个布线15l与多个电极16l电连接，以使其环绕进元件层12以及基板11。多个电极16l以及16u与多个电极13a以及
13b不同，配置在与设置有对应的存储器芯片单元100的区域独立的区域。具体而言，多个电极16l以及16u分别配置在存储晶圆10的下表面侧的区域以及上表面侧的区域。而且，多个电极16l构成为经由对应的多个电极23l以及多个布线22l与电压源电连接。多个电极16u构成为经由对应的多个电极23u以及多个布线22u与探针卡20上的对应的存储器控制器芯片200电连接。
187.根据以上那样的构成，能够将多个电极13a所对应的多个电极16l、以及多个电极13b所对应的多个电极16u分别配置在相互不重复的两个区域。
188.2.3第二实施方式的效果
189.根据第二实施方式，绝缘体层17将基板11的下表面和侧面、以及元件层12的上表面和侧面覆盖。多个电极13a经由设置在绝缘体层17内的多个布线15l与多个电极16l电连接。多个电极13b经由设置在绝缘体层17内的多个布线15u与多个电极16u电连接。多个电极16u设置在存储晶圆10的上表面上。多个电极16u所对应的多个电极23u设置在探针卡20的下表面上。多个电极16l设置在存储晶圆10的下表面上。多个电极16l所对应的多个电极23l设置在晶圆卡盘33的上表面上。由此，能够将具有不同的压力阈值的多个电极16u和多个电极16l分开地配置在相互不同的面。因此，能够容易地使对多个电极16u施加的压力与对多个电极16l施加的压力不同。除此之外，与在存储晶圆10的单面配置全部电极16的情况相比，使配置有电极16的面的面积增大为2倍左右。因此，能够进一步增大电极16的面积，能够减小下降接触处理的负荷。
190.此外，晶圆卡盘33在使多个电极23l与多个电极23u接触的同时，通过绝缘体层24l支承存储晶圆10。探针卡20在使多个电极23u与多个电极23l接触的同时，通过绝缘体层24u支承存储晶圆10。由此，探头6能够增大存储晶圆10、晶圆卡盘33以及探针卡20彼此的接触面积。因此，能够抑制存储晶圆10由于应力集中而破损。
191.2.4第二实施方式的变形例
192.另外，在上述的第二实施方式中，对通过在晶圆卡盘33的上表面上设置有具有销形状的电极23l而在存储晶圆10的两面进行探查(probing)的情况进行了说明，但并不限定于此。例如，电极23l也可以不是销形状。即，电极23l也可以通过探查以外的方法与存储晶圆10的下表面侧电连接。
193.图22是表示在第二实施方式的变形例的探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。图22对应于第二实施方式的图20。如图22所示，由于与第二实施方式等同，因此对存储晶圆10的构成省略说明。此外，除不具有绝缘体层24u这一点以外，探针卡20的构成与第二实施方式等同。
194.在晶圆卡盘33内设置有未图示的电压源、以及与多个电极23l电连接的多个布线22l。在晶圆卡盘33的上表面上，在多个电极16l所对应的位置设置有多个电极23l。多个电极23l是电压供给用的电极。多个电极23l例如是金属板。
195.另外，在图22的例子中，对多个电极23l是金属板的情况进行了说明，但并不限定于此。例如，多个电极23l也可以具有球结构。此外，多个电极23l也可以具有分别在物理上夹着多个电极16l那样的夹具(clip)结构。在多个电极23l具有夹具结构的情况下，多个电极16l也可以是向存储晶圆10的外缘突出的形状，以使得多个电极23l容易进行把持。
196.根据这样的构成，存储晶圆10能够以更大的面积与晶圆卡盘33接触。因此，能够不
在晶圆卡盘33的上表面上设置绝缘体层24l而抑制电极23l以及16l中产生的过载。因而，能够减小用于抑制电极23l以及16l的破损的制造负荷。
197.3.第三实施方式
198.接着，对第三实施方式进行说明。
199.在存储晶圆10的下表面侧的区域以及上表面侧的区域的任一个中配置电极这一点，第三实施方式与第二实施方式等同。然而，在使用设置在基板11以及元件层12的内部的布线、将存储晶圆10的下表面侧的区域的电极与存储器芯片单元100之间电连接这一点，第三实施方式与第二实施方式不同。在以下的说明中，对与第二实施方式等同的构成以及动作省略说明，主要对与第二实施方式不同的构成以及动作进行说明。
200.3.1存储晶圆以及探针卡的剖面结构
201.图23是表示第三实施方式的在探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。图23对应于第二实施方式的图20。
202.如图23所示，存储晶圆10包括基板11、元件层12、多个电极13u以及13l、以及多个布线18。探针卡20除包括多个存储器控制器芯片200之外，还包括基板21、多个布线22u、多个电极23u以及绝缘体层24u。晶圆卡盘33包括多个布线22l、多个电极23l以及绝缘体层24l。
203.对于基板11以及元件层12的构成，由于与第二实施方式等同，因此省略说明。
204.在元件层12的上表面上设置有多个电极13u。多个电极13u分别设置在对应的存储器芯片单元100的正上方。多个电极13u对应于多个电极13a以及13b。多个电极13u例如包含铝(al)。
205.在基板11的下表面上设置有多个电极13l。多个电极13l配置在与设置有对应的存储器芯片单元100的区域独立的区域。多个电极13l对应于多个电极13a。多个电极13l例如包含镍(ni)以及/或者金(au)。
206.在元件层12以及基板11内设置有将多个电极13u中的多个电极13a所对应的部分与多个电极13l电连接的多个布线18。在图23的例子中，对将图示的电极13u与未图示的电极13l之间电连接的布线18省略图示。多个布线18例如包含铜(cu)。
207.对于探针卡20以及晶圆卡盘33，由于具有与第二实施方式等同的构成，因此省略说明。
208.另外，在图23的例子中，对多个电极13u对应于多个电极13a以及13b的情况进行了说明，但并不限定于此。例如，多个电极13u可以至少包括多个电极13b所对应的部分，并不一定包括多个电极13a所对应的部分。在多个电极13u不包括多个电极13a所对应的部分的情况下，多个布线18将多个电极13l与存储器芯片单元100内的电路之间电连接即可。
209.3.2存储晶圆的布局
210.接着，对第三实施方式的存储晶圆的布局进行说明。图24是表示第三实施方式的存储器芯片单元与存储器控制器芯片之间的电连接路径的示意图。
211.如图24所示，多个电极13a在元件层12以及基板11内经由向下方延伸的多个布线18与多个电极13l电连接。多个电极13l与多个电极13u不同，配置在与设置有对应的存储器芯片单元100的区域独立的区域。具体而言，多个电极13l配置在存储晶圆10的下表面侧的区域。而且，多个电极13l构成为经由对应的多个电极23l以及多个布线22l与电压源电连
接。多个电极13b所对应的多个电极13u构成为经由对应的多个电极23u以及多个布线22u与探针卡20上的对应的存储器控制器芯片200电连接。
212.根据以上那样的构成，能够将多个电极13a所对应的多个电极13u、以及多个电极13b所对应的多个电极13l分别配置在相互不重复的两个区域。
213.3.3第三实施方式的效果
214.根据第三实施方式，多个电极13u对应于多个电极13a以及13b。多个电极13u中的多个电极13b所对应的部分经由设置在基板11以及元件层12内的多个布线18与多个电极13l电连接。多个电极13l设置在存储晶圆10的下表面上。多个电极13l所对应的多个电极23l设置在晶圆卡盘33的上表面上。由此，能够将具有不同的压力阈值的多个电极13u与多个电极13l分开地配置在相互不同的面。因此，能够容易地使对多个电极13u施加的压力与对多个电极13l施加的压力不同。除此之外，与在存储晶圆10的单面配置全部电极13的情况相比，使配置有电极13的面的面积增大为2倍左右。因此，能够进一步增大电极13(特别是电极13l)的面积，能够减小下降接触处理的负荷。
215.此外，晶圆卡盘33在使多个电极23l与多个电极23u接触的同时，通过绝缘体层24l支承存储晶圆10。探针卡20在使多个电极23u与多个电极23l接触的同时，通过绝缘体层24u支承存储晶圆10。由此，探头6能够增大存储晶圆10与晶圆卡盘33以及探针卡20各自之间的接触面积。因此，能够抑制存储晶圆10由于应力集中而破损。
216.此外，多个布线18设置在基板11以及元件层12内。由此，多个布线18能够在基板11以及元件层12的制造工序中形成。因此，与通过与基板11以及元件层12不同的工序形成多个布线18的情况相比，能够简化制造工序。
217.3.4第三实施方式的变形例
218.另外，在上述的第三实施方式中，对通过在晶圆卡盘33的上表面上设置具有销形状的电极23l而在存储晶圆10的两面进行探查的情况进行了说明，但并不限定于此。例如，电极23l也可以不是销形状。即，电极23l也可以通过除探查以外的方法与存储晶圆10的下表面侧电连接。
219.图25是表示第三实施方式的变形例的在探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。图25对应于第三实施方式的图23。如图25所示，对于存储晶圆10的构成，由于与第三实施方式等同，因此省略说明。此外，对于探针卡20的构成，除不具有绝缘体层24u这一点以外，与第三实施方式等同。
220.在晶圆卡盘33内设置有将未图示的电压源与多个电极23l电连接的多个布线22l。在晶圆卡盘33的上表面上，在多个电极16l所对应的位置设置有多个电极23l。多个电极23l是电压供给用的电极。多个电极23l例如是金属板。
221.另外，在图25的例子中，对多个电极23l为金属板的情况进行了说明，但并不限定于此。例如，多个电极23l也可以具有球结构。此外，多个电极23l也可以具有分别在物理上夹着多个电极16l那样的夹具结构。在多个电极23l具有夹具结构的情况下，多个电极16l也可以是向存储晶圆10的外缘突出的形状，以使得多个电极23l容易进行把持。
222.根据这样的构成，存储晶圆10能够以更大的面积与晶圆卡盘33接触。因此，能够不在晶圆卡盘33的上表面上设置绝缘体层24l而抑制电极23l以及16l中产生的过载。因而，能够减小用于抑制电极23l以及16l的破损的制造负荷。
223.4.第四实施方式
224.接着，对第四实施方式进行说明。
225.在第四实施方式中，对探针卡20还具有将存储晶圆10的热释放的功能的情况进行说明。在以下的说明中，对与第一实施方式等同的构成以及动作省略说明，主要对与第一实施方式不同的构成以及动作进行说明。
226.4.1存储晶圆以及探针卡的剖面结构
227.图26是表示第四实施方式的在探头设置的存储晶圆以及探针卡的构成的一个例子的剖面图。图26对应于第一实施方式的图5。
228.如图26所示，对于存储晶圆10的构成，由于与第一实施方式等同，因此省略说明。探针卡20除包括多个存储器控制器芯片200之外，还包括基板21、多个布线22u、多个电极23u以及散热机构25。对于基板21、多个布线22以及多个电极23的构成，由于与第一实施方式等同，因此省略说明。散热机构25包括将多个第一部分、第二部分、多个第一部分与第二部分连接的第三部分。
229.散热机构25的多个第一部分设置在基板21的下表面上的不与多个电极16干涉的区域。散热机构25的多个第一部分构成为在进行下降接触处理时与绝缘体层14接触。由此，散热机构25的多个第一部分能够使向多个电极23以及16的应力集中分散、并且吸收存储晶圆10的热。优选在散热机构25的第一部分中应用绝缘体中的热传导率高的材料。
230.散热机构25的第三部分在基板21内与散热机构25的多个第一部分连接。散热机构25的第三部分具有将散热机构25的多个第一部分所吸收的热量向散热机构25的第二部分传导的功能。散热机构25的第三部分优选具有与散热机构25的多个第一部分等同或者在其以上的热传导率。散热机构25的第三部分也可以是与散热机构25的多个第一部分相同的材料。散热机构25的第三部分也可以是金属那样的导电体。另外，在散热机构25的第三部分为导电体的情况下，多个布线22在与散热机构25的第三部分之间设置有未图示的绝缘体。
231.散热机构25的第二部分在基板21的侧方与散热机构25的第三部分连接。散热机构25的第二部分具有将来自散热机构25的第三部分的热向探针卡20的外部释放的功能。具体而言，散热机构25的第二部分可以具有多个褶皱状(日文：
ひだ
状)的结构，以使得表面积变大。此外，例如，散热机构25的第二部分可以是散热器(heatsink)、热管(heat pipe)、辐射器(radiator)或者珀尔帖(peltier)元件。散热机构25的第二部分优选具有与散热机构25的第三部分等同或者在其以上的热传导率。散热机构25的第二部分可以是与散热机构25的多个第三部分相同的材料。散热机构25的第二部分可以是金属那样的导电体。
232.4.2第四实施方式的效果
233.参照图27，对第四实施方式的效果进行说明。图27是表示第四实施方式的存储系统中的散热动作的一个例子的示意图。
234.存储晶圆10内的存储器单元的写入特性以及读出特性能够根据温度而变化。因此，基于存储于存储晶圆10内的数据的可靠性提高的观点，优选存储晶圆10的温度保持为恒定。除此之外，基于防止由伴随着温度变化的膨胀以及收缩导致的电极彼此的位置偏移的观点，优选将作为包括存储晶圆10以及探针卡20的系统整体的温度保持得均匀。
235.根据第四实施方式，探针卡20包括散热机构25。散热机构25包括在基板21的下表面上的不与多个电极16干涉的区域设置的多个第一部分、在基板21的侧方设置的第二部
分、以及在基板21内设置并将第一部分与第二部分连接的第三部分。此外，如图27所示，散热机构25的第一部分构成为在进行下降接触处理时与存储晶圆10的上表面相接。由此，能够将存储晶圆10中产生热量经由晶圆卡盘33释放到外部、并且也经由散热机构25释放到探针卡20的侧方。因此，不仅能够抑制运行中的存储晶圆10的温度上升，也能够将作为包括存储晶圆10以及探针卡20的系统整体的温度保持得均匀。
236.5.其他
237.另外，在上述的第一实施方式～第四实施方式、以及各种变形例中，对驱动控制系统8构成为使存储晶圆10相对于被固定的探针卡20移动的情况进行了说明，但并不限定于此。例如，驱动控制系统8也可以构成为使探针卡20相对于被固定的存储晶圆10移动。此外，驱动控制系统8也可以构成为使存储晶圆10以及探针卡20均移动。
238.此外，在上述的第一实施方式～第四实施方式、以及各种变形例中，对存储器芯片单元100为nand型闪存的情况进行了说明，但并不限定于此。例如，存储器芯片单元100也可以是除nand型闪存以外的非易失性存储器。例如，存储器芯片单元100也可以是nor型闪存、eepromtm(electrically erasable programmable read only memory：带电可擦可编程只读存储器)。
239.此外，在上述的第一实施方式～第四实施方式、以及各种变形例中，对在探头6设置有包括多个存储器芯片单元的存储晶圆的情况进行了说明，但并不限定于此。例如，也可以在探头6分别设置有包括具有存储器以外的功能的多个芯片单元的晶圆。
240.说明了本发明的几个实施方式，但这些实施方式是作为例子提示的，并不意图限定发明的范围。这些实施方式能够以其他各种方式实施，在不脱离发明的主旨的范围内，能够进行各种省略、置换以及变更。这些实施方式及其变形与发明的范围及主旨所包含的内容同样地包含于权利要求的范围所记载的发明及其等同的范围内。

技术特征：
1.一种晶圆，其中，具备：基板，具有相互不重复的第一区域以及第二区域；第一芯片单元和第二芯片单元，分别设置在所述基板上；第一电极和第二电极，分别与所述第一芯片单元电连接；以及第三电极和第四电极，分别与所述第二芯片单元电连接，所述第一电极以及所述第三电极配置在所述第一区域，所述第二电极以及所述第四电极配置在所述第二区域，所述第一区域是与设置有所述第一芯片单元以及所述第二芯片单元的区域独立的区域。2.根据权利要求1所述的晶圆，其中，还具备：第五电极，将所述第一电极与所述第一芯片单元之间电连接；第六电极，将所述第二电极与所述第一芯片单元之间电连接；第七电极，将所述第三电极与所述第二芯片单元之间电连接；以及第八电极，将所述第四电极与所述第二芯片单元之间电连接。3.根据权利要求2所述的晶圆，其中，所述第一区域以及所述第二区域在从所述基板的第一面侧观察的区域内。4.根据权利要求3所述的晶圆，其中，还具备第一绝缘体层，该第一绝缘体层设置在所述第一电极、所述第二电极、所述第三电极以及所述第四电极与所述第五电极、所述第六电极、所述第七电极以及所述第八电极之间，所述第一绝缘体层包含聚酰亚胺。5.根据权利要求2所述的晶圆，其中，所述第一区域在从所述基板的第一面侧观察的区域内，所述第二区域在从所述基板的与所述第一面对置的第二面侧观察的区域内。6.根据权利要求5所述的晶圆，其中，还具备第二绝缘体层，该第二绝缘体层包括：第一部分，设置在所述第一电极以及所述第三电极与所述基板之间；第二部分，设置在所述第二电极以及所述第四电极与所述第五电极、所述第六电极、所述第七电极以及所述第八电极之间；以及第三部分，设置在所述基板的侧面上，将所述第一部分与所述第二部分连接，所述第二绝缘体层包含聚酰亚胺。7.根据权利要求1所述的晶圆，其中，所述第一电极、所述第二电极、所述第三电极以及所述第四电极包含导电性碳、导电性橡胶或者汞。8.根据权利要求1所述的晶圆，其中，所述第一电极、所述第二电极、所述第三电极以及所述第四电极具有平板结构、线结构、球结构、弹簧结构或者多孔质结构。9.根据权利要求1所述的晶圆，其中，所述第一电极以及所述第三电极构成为被供给电力，
所述第二电极以及所述第四电极构成为对信号进行通信。10.一种探头，其中，具备：支承体，构成为支承晶圆；探针卡，包括配置在第一区域的第一电极和配置在第二区域的第二电极，位于相对于被所述支承体支承的所述晶圆而言与所述支承体为相反侧的位置；扭矩机构，构成为使所述第一电极以及所述第二电极与被所述支承体支承的所述晶圆接触；压力传感器，构成为对包含所述第一区域的第一压力和所述第二区域的第二压力的压力分布进行测定；以及控制部，所述控制部构成为，在使所述第一电极以及所述第二电极与被所述支承体支承的所述晶圆接触的动作中，基于所述压力分布，以使所述第一压力以及所述第二压力成为相互不同的压力的方式，驱动所述扭矩机构。11.根据权利要求10所述的探头，其中，在所述晶圆与所述探针卡的接触面上，所述第一区域位于所述第二区域的外侧，所述第一压力比所述第二压力高。12.根据权利要求10所述的探头，其中，还具备：第一缓冲材，对应于所述第一区域；以及第二缓冲材，对应于所述第二区域，与所述第一缓冲材不同。13.根据权利要求12所述的探头，其中，所述第一缓冲材以及所述第二缓冲材具有多孔质结构或者弹簧结构。14.根据权利要求12所述的探头，其中，所述第一缓冲材以及所述第二缓冲材设置在所述支承体内。15.根据权利要求12所述的探头，其中，所述第一缓冲材以及所述第二缓冲材设置在所述探针卡内。16.根据权利要求12所述的探头，其中，所述第一缓冲材以及所述第二缓冲材设置在相对于所述探针卡而言与所述支承体为相反侧的位置。17.根据权利要求12所述的探头，其中，还具备散热机构，该散热机构包括：第一部分，设置在所述探针卡的下表面上的除所述第一电极以及所述第二电极以外的区域；第二部分，设置在所述探针卡的侧方；以及第三部分，设置在所述探针卡内，将所述第一部分与所述第二部分之间连接，所述散热机构的所述第一部分构成为在使所述第一电极以及所述第二电极与所述晶圆接触时该第一部分与所述晶圆接触。18.一种探头，其中，具备：支承体，包括第一电极，构成为在使所述第一电极与晶圆接触的同时，支承所述晶圆；探针卡，包括第二电极，位于相对于被所述支承体支承的所述晶圆而言与所述支承体
为相反侧的位置；以及扭矩机构，构成为使所述第二电极与被所述支承体支承的所述晶圆接触。19.根据权利要求18所述的探头，其中，所述第一电极以及所述第二电极具有销形状，所述探头还具备：第一绝缘体，设置在所述支承体的上表面上的除所述第一电极以外的区域；以及第二绝缘体，设置在所述探针卡的下表面上的除所述第二电极以外的区域。20.根据权利要求18所述的探头，其中，所述第一电极具有平板结构、夹具结构或者球结构。

技术总结
本发明抑制晶圆与探针卡之间的通信可靠性的恶化。本发明的一个实施方式的晶圆(10)具备：基板(11)，具有相互不重复的第一区域(RA)以及第二区域(RB)；第一芯片单元和第二芯片单元(100)，分别设置在基板上；第一电极(16A)以及第二电极(16B)，分别与第一芯片单元电连接；以及第三电极(16A)以及第四电极(16B)，分别与第二芯片单元电连接。第一电极以及第三电极配置在第一区域。第二电极以及第四电极配置在第二区域。第一区域是与设置有第一芯片单元和第二芯片单元的区域独立的区域。二芯片单元的区域独立的区域。二芯片单元的区域独立的区域。


技术研发人员：人见达郎 吉水康人 三浦正幸 井上新 堂前宏之 中泽弘一 宫冈己利 早坂一人 佐贯朋也
受保护的技术使用者：铠侠股份有限公司
技术研发日：2021.03.08
技术公布日：2023/8/9