具有变化导电区的垂直型基于鳍片的场效应晶体管的制作方法

具有变化导电区的垂直型基于鳍片的场效应晶体管
1.相关申请的交叉引用
2.本技术要求于2022年2月16日提交的题为“具有变化导电区的垂直型基于鳍片的场效应晶体管(finfet)”的美国临时专利申请第63/310,998号的优先权，该美国临时专利申请的公开内容通过引用其整体并入本文，以用于所有目的。


背景技术：

3.垂直型功率晶体管中的电流从晶体管的顶表面流到晶体管衬底的背表面或底表面，并且通常用于控制高电流和高电压，因为与其中电流横向流过晶体管的器件相比，垂直型功率晶体管可以以减小的面积形成。
4.iii族氮化物材料，特别是氮化镓(gan)，允许制造这样的基于垂直型场效应晶体管(fet)的功率晶体管，其具有高击穿电压(例如，超过1200v)，同时与硅或碳化硅材料相比，提供了显著减小的比导通电阻(即，器件的导通电阻乘以器件面积)。
5.尽管在垂直型功率晶体管领域中取得了一些进展，但是本领域仍需要改进与垂直型功率晶体管相关的方法和系统。


技术实现要素：

6.本发明总体上涉及电子器件领域，该电子器件包括场效应晶体管(fet)器件和结型fet(jfet)器件，更具体地，涉及半导体制造技术。在特定实施例中，提供了形成具有变化导电区的垂直型基于鳍片的fet(finfet)的结构和方法。本发明的实施例可应用于各种不同的垂直型fet结构和栅极配置。
7.根据本发明的实施例，提供了一种垂直型基于鳍片的场效应晶体管(finfet)器件。该垂直型finfet器件包括finfet阵列，该finfet阵列包括多行和多列具有源极接触的活性鳍片(active fin)；设置在finfet阵列的第一组侧面上的一行或多行第一非活性鳍片(inactive fin)，以及设置在finfet阵列的第二组侧面上的一列或多列第二非活性鳍片。第一非活性鳍片和第二非活性鳍片由与finfet阵列的活性鳍片的导电率相比减小的导电率。该垂直型finfet器件还包括围绕finfet阵列的finfet的活性栅极区(active gate region)和围绕第一非活性鳍片和第二非活性鳍片的附加栅极区。该附加栅极区的至少一部分是中和的栅极区。
8.第一非活性鳍片和第二非活性鳍片可以包括离子注入的鳍片。第一非活性鳍片和第二非活性鳍片可以包括由等离子体处理形成的中和区。减小的导电率可以减小至少90％或99％。中和的栅极区可以由与活性栅极区的第二导电率相比减小的第二导电率表征。中和的栅极区可以包括离子注入的栅极区。中和的栅极区可以包括由等离子体处理形成的中和区。减小的第二导电率可以减小至少90％或99％。附加栅极区可以是中和的栅极区。活性鳍片、第一非活性鳍片和第二非活性鳍片可以包括iii-n族半导体。
9.根据本发明的另一实施例，提供一种制造晶体管阵列的方法。该方法包括：形成finfet阵列，该finfet阵列包括多行和多列具有源极接触的活性鳍片。每个活性鳍片被活
性栅极区围绕。该方法还包括：形成设置在finfet阵列的第一组侧面上的一行或多行第一非活性鳍片。每个第一非活性鳍片由附加栅极区围绕。该方法还包括：形成设置在finfet阵列的第二组侧面上的一列或多列第二非活性鳍片。每个第二非活性鳍片由附加栅极区围绕。另外，该方法包括：形成具有暴露第一非活性鳍片、第二非活性鳍片和附加栅极区的一部分的开口的中和掩模，以及减小第一非活性鳍片、第二非活性鳍片和附加栅极区的该部分的导电率。
10.减小导电率可以包括将掺杂剂离子地注入到第一非活性鳍片、第二非活性鳍片和附加栅极区的部分中。减小导电率可以包括对第一非活性鳍片、第二非活性鳍片和附加栅极区的部分执行氢等离子体处理过程。减小导电率可包括将导电率减小至少90％或至少99％。附加栅极区的一部分可以是附加栅极区。该方法还可以包括提供iii-n族衬底结构，包括：提供iii族氮化物衬底，外延生长耦合到iii族氮化物衬底的第一iii族氮化物层，以及外延生长耦合到第一iii族氮化物层的第二iii族氮化物层。形成finfet阵列可以包括：在第二iii族氮化物层上形成硬掩模层，以及图案化硬掩模层以形成图案化的硬掩模。形成finfet阵列还可以包括：使用图案化的硬掩模蚀刻第二iii族氮化物层和一部分的第一iii族氮化物层以形成多个沟槽，并且在多个沟槽中选择性地再生长第三iii族氮化物层。活性鳍片可以由第一导电率表征，并且第一非活性鳍片和第二非活性鳍片可以由小于第一导电率的第二导电率表征。
11.与常规技术相比，通过本发明可以获得许多益处。例如，本发明的实施例提供了通过提供中和的鳍片(即，具有减小的导电率的非活性鳍片)在栅极全围绕的垂直型晶体管阵列中提供均匀尺寸和更低结泄漏的方法和系统。中和的鳍片没有连接到源极，因此不会对栅极全围绕的垂直型晶体管阵列的载流能力产生影响。中和的鳍片和围绕中和的鳍片的栅极区被注入中和离子，并且由减小的导电率表征。结果，中和的鳍片具有减小影响或不对晶体管阵列的结泄漏产生影响。结合以下文本和相应的附图来更详细的描述本发明的这些和其它实施例以及其许多优点和特征。
附图说明
12.图1a至图1d示出了根据本发明实施例的示例性再生长栅极的栅极全围绕垂直型jfet的形成顺序。
13.图2示出了根据本发明实施例的阵列布局的示例。
14.图3a示出了根据本发明实施例的活性区域中的鳍片阵列的平面图布局。
15.图3b示出了根据本发明实施例的图3a所示的活性区域中的鳍片阵列和非活性鳍片的平面图布局。
16.图4是根据本发明实施例的图3a所示的活性区域中的鳍片阵列沿第一方向的截面图。
17.图5是根据本发明实施例的图3a所示的活性区域中的鳍片阵列沿第二方向的截面图。
18.图6是根据本发明实施例的图3b所示的活性区域中的鳍片阵列和非活性鳍片沿第一方向的截面图。
19.图7是根据本发明实施例的活性鳍片阵列和非活性鳍片行中的鳍片的截面图。
20.图8是根据本发明的可替代实施例的图3b所示的活性区域中的鳍片阵列和非活性鳍片沿第一方向的截面图。
21.图9是示出了根据本发明实施例的可用于具有非活性鳍片的阵列中的具有扩散或注入栅极的可替代基于鳍片的栅极全围绕的jfet结构的示例的简化截面示意图。
22.图10是示出了根据本发明实施例的可用于具有非活性鳍片的阵列中的可替代基于鳍片的栅极全围绕的累积模式垂直型金属氧化物半导体fet(mosfet)结构的示例的简化截面示意图。
23.图11a示出了根据本发明实施例的具有中和的鳍片行和多个中和的鳍片列的鳍片阵列的平面图布局。
24.图11b示出了图11a所示的非活性鳍片组的平面图布局。
25.图12是根据本发明实施例的在栅极形成之后finfet阵列沿第一方向的截面图。
26.图13是根据本发明实施例的中和离子注入过程期间finfet阵列沿第一方向的截面图。
27.图14是根据本发明实施例的金属化过程之后finfet阵列沿第一方向的截面图。
28.图15是根据本发明实施例的中和扩散过程期间finfet阵列沿第一方向的截面图。
29.图16是根据本发明实施例的中和离子注入过程期间finfet阵列沿第一方向的截面图。
30.图17是示出了根据本发明实施例的形成晶体管阵列的方法的简化流程图。
具体实施方式
31.本发明总体上涉及电子器件领域，更具体地，涉及半导体制造技术。在特定实施例中，提供了形成具有变化导电区的垂直型finfet的结构和方法。本发明的各个实施例可应用于各种不同的垂直型fet结构和栅极配置。
32.如今，包括晶体管和二极管的功率半导体器件被广泛地用于诸如工业电源、电机驱动器、消费者电子器件等的应用中。功率半导体晶体管的常见应用是将其用作开关模式电源或电机驱动器中的开关。在这样的应用中，器件在高电压(例如，650v或1200v)下操作并经受瞬时过电压条件(例如，线路电涌或电力线上的雷击)的能力是非常重要的。
33.此外，为了减小开关的电阻并减小寄生电容(其限制了开关速度)等，需要增加每单位面积的电导。电流在其中主要是垂直流动的开关晶体管提供了减小的每单位面积电阻。通过将晶体管的控制沟道布置成位于垂直方向(例如，“沟槽型”沟道晶体管)，可以进一步改善该益处。晶体管的电阻具有几个组成部分，包括晶体管沟道的电阻(即，电流直接由输入栅极电压控制的区域)，“漂移”区的电阻(即，被设计为保持晶体管的击穿电压的区域)，以及初始衬底、接触、金属的电阻等。
34.具有垂直电流的晶体管通常被设计成在芯片的底表面处具有漏极接触，并且在芯片的顶表面处具有栅极接触和源极接触。
35.为了使开关导电率最大化(即，使开关电阻最小化)并为器件提供均匀的瞬态响应，可以使用由控制栅极围绕的许多小的垂直沟道开关器件的阵列来制造晶体管，其可以称为“栅极全围绕”晶体管阵列。完成的器件具有连接到单个电极、公共栅电极和漏电极的所有源极。
36.开关电阻和电容的改进可以通过将半导体材料从硅改变为宽带隙材料(例如氮化镓)来实现，其针对击穿提供了更高的临界场。另外，这种改变允许器件的高电压漂移区比类似的硅器件更薄和更重掺杂，从而减小漂移区的“比电阻”(即电阻
×
面积)，并且对于给定的管芯尺寸减小了器件导通电阻。
37.因此，对于这种宽带隙晶体管，栅极全围绕阵列具有小面积，且通常以精细光刻特征(例如，《0.5μm的最小几何形状)来制造。对这些特征的控制对于均匀操作器件是关键的。例如，如果栅极全围绕阵列中的单个器件是构建在垂直“鳍片”上的垂直型jfet或累积模式mosfet，则鳍片宽度的变化将引起单个器件泄漏或阈值电压的显著变化。这种变化影响阵列的整体泄漏或阵列的导通电阻，并且将影响器件的最大电压或开关效率。
38.因此，本文描述了在栅极全围绕垂直型晶体管的阵列中提供均匀尺寸的方法和系统。
39.在us9,117,839(kizilyalli等人)中描述了垂直型fet晶体管结构(
“’
839结构”)，其公开内容通过引用其整体并入本文，以用于所有目的。在’839结构中，使用通过将周围材料图案化并蚀刻到一定深度形成半导体“鳍片”来形成晶体管导电沟道。具有相反掺杂类型的半导体材料被外延再生长(例如，使用金属有机汽相外延法(movpe))，以与半导体鳍片的顶部基本平齐。再生长材料用作垂直型fet的栅电极，并且对栅电极施加控制电压来调制鳍片顶部(即源极)和鳍片底部(即通常为漂移区，其通过半导体衬底进一步连接到漏极)之间的垂直鳍片沟道中的电流传导。
40.在’839结构中，再生长的栅极材料围绕鳍片。使用这种方法可以用公共栅极来制造鳍片阵列，例如，鳍片被布置成多行和多列，使得晶体管的总数达到最终器件所需的导通电阻目标。
41.利用鳍片的尺寸控制来为每个单独的鳍片保持均匀的器件特性。鳍片宽度控制对于实现窄的阈值电压和漏电流分布是特别有用的。因此，提供方法和系统以实现光刻过程的局部均匀性，其中该光刻过程创建限定鳍片几何形状的掩模层。本发明的实施例还提供了将掩模层图案转移到硬掩模和gan中以创建鳍片状结构的蚀刻过程的局部均匀性。
42.发明人已经确定光刻过程和蚀刻过程的均匀性将在具有规则图案的区域和具有稀疏图案的区域之间显著变化。这种过渡发生在鳍片阵列的边缘。例如，靠近规则阵列的大的稀疏区域的存在将由于接近效应而导致曝光剂量的差异，这将导致光刻胶线宽在阵列的中心和阵列的边缘之间变化，从而导致靠近阵列边缘的鳍片器件的电气变化的增加。另外，靠近规则图案阵列的大的稀疏图案区域的存在将导致由稀疏图案区域中消耗的蚀刻剂的量相对于规则图案阵列中消耗的量的变化所引起的蚀刻速率的差异。这种蚀刻速率的差异将影响鳍片宽度和鳍片高度，从而导致靠近阵列边缘的鳍片器件的电气变化的增加。
43.此外，本发明人已经确定，再生长栅极过程的均匀性可以取决于阵列中的局部图案密度，如美国专利申请公开第2021/0210624号中所讨论的，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。在’839专利中的再生长栅极过程使用选择性区域再生长，其中鳍片的顶部由硬掩模保护。gan不在硬掩模上生长，并且到达硬掩模上的含镓物质扩散到硬掩模周围的暴露的gan，从而相对于在均匀gan表面(例如在阵列外部发现的)上的生长速率，提高了阵列中的外延生长速率。生长速率的这种变化将导致鳍片侧壁上的不均匀的生长高度，这将影响开关的有效沟道长度，并且对于靠近阵列边缘的鳍片，这
种变化将导致在高电压和阈值电压下漏电流的变化。生长速率的变化也将影响再生长期间gan中掺杂剂掺入的均匀性，这又会引起阈值电压的变化。
44.类似地，再生长栅极中掺杂剂物质的局部掺入速率(或通过使用气相掺杂技术，例如，如美国专利申请公开第2022/0254918号中所描述的，该美国专利申请的公开内容以引用的方式其整体并入本文，以用于所有目的)将受到存在的局部掩模或局部形貌的影响。使用含mg物质(例如，双(环戊二烯基)镁(cp2mg))的再生长栅极的掺杂将在阵列边缘附近变化，从而引起该区域中的垂直型器件的阈值电压或泄漏特性的局部变化。
45.因此，通过本发明的实施例提供并在本文描述了能够改善光刻控制、蚀刻控制和再生长控制(如果使用的话)的均匀性以确保阵列中的各个垂直型基于鳍片的晶体管的均匀器件特性的方法和结构。
46.如本文更充分描述的，在一些实施例中，在衬底上的第一外延层上设置的第二外延层中创建鳍片阵列，以形成垂直型功率器件，如例如美国专利第11,335,810号和美国专利申请公开第no.2022/0020743号中描述的，这两件美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。该阵列以行和列的规则图案布置。对于下面的讨论，假定鳍片在平面图上是矩形的，其中长轴布置在列的方向(即，y方向)上，而窄轴布置在行的方向(即，x方向)上。鳍片阵列的各种其它布置也是可行的，例如，如美国专利申请公开第2021/0210624号中所讨论的，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。在一个实施例中，第一外延层和第二外延层以及衬底的导电类型是n型的。
47.根据本发明的实施例，所述阵列被设计成包括：在每行的端部处的一个或多个额外的鳍片(即，非活性鳍片)，以及在每列的顶部和底部处的一个或多个额外的鳍片(即，非活性鳍片)，从而与用于实现晶体管阵列所需的导通电阻和电流容量的鳍片数目相比提供过量的鳍片数目。在一些实施例中，在每行的端部处的额外的鳍片数目在一个和十个之间。在一个实施例中，在每行的端部处的额外的鳍片数目是5个。在一个实施例中，在每列的顶部和底部处的额外的鳍片比该列中的其它鳍片在y方向上更短。这些额外的鳍片可以称为非活性鳍片、附加鳍片、额外鳍片或虚设鳍片。
48.根据本发明的实施例提供的方法还可以包括使用几种方法中的一种方法在鳍片周围形成栅极区。形成栅极区可以包括在鳍片之间的区域中再生长外延层，如美国专利第11,335,810号和美国专利申请公开第2022/0020743号中所描述的。在一些实施例中，该外延层是p-gan。形成栅极区可以包括在鳍片之间的区域(以及可选地，在鳍片的侧壁)中注入栅极区，其中栅极区的导电类型与第一和第二外延层的导电类型相反。在一个实施例中，栅极区是p型的。在美国专利第11,575,000号和美国专利申请公开第2021/0407815号和第2022/0254918号中讨论了这些注入方法，这些美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。形成栅极区还可以包括在鳍片之间的区域(以及可选地，在鳍片的侧壁)中扩散栅极区，其中栅极区的导电类型与第一和第二外延层的导电类型相反。在一个实施例中，栅极区是p型的。在一个实施例中，掺杂剂是从固体源扩散的。在一个实施例中，掺杂剂是从气相源扩散的。在一个实施例中，掺杂剂是mg、zn或be中的一种。这些扩散方法在美国专利第11,575,000号和美国专利申请公开第2021/0407815号和第2022/0254918号中进行了讨论。
49.图1a至图1d示出了根据本发明实施例的示例性再生长的栅极全围绕垂直型jfet
的形成顺序。在美国专利第11,335,810号和美国专利申请公开第2022/0020743号中提供了进一步的细节，这两件美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。
50.参考图1a，示出了衬底101，例如n+掺杂的iii族氮化物衬底。第一半导体层102，例如n-掺杂的半导体(漂移)层，在950℃至1200℃，优选地在1000℃至1150℃，更优选地在约1100℃的温度下外延生长在衬底101上。第二半导体层103，例如n掺杂的半导体层，在950℃至1200℃，优选地在1000℃至1150℃，更优选地在约1100℃的温度下外延生长在第一半导体层102上。参考图1a，金属层105形成在第二半导体层103上，并且图案化的硬掩模层106形成在金属层105上。在一个实施例中，硬掩模层可以包括si3n4，并且通过等离子体增强的化学气相沉积(pecvd)在约300℃下形成约400nm的厚度。在一个实施例中，可以利用基于f的化学物使用反应离子蚀刻(rie)来形成图案化的硬掩模层106。在一个实施例中，省略了金属层105。
51.在一个实施例中，衬底101是n+掺杂的iii族氮化物衬底，其重掺杂有n型掺杂剂，该n型掺杂剂浓度在约5
×
10
17
原子/cm3至约1
×
10
19
原子/cm3的范围内，并且电阻率小于0.020ohm-cm(欧姆-厘米)。在一个实施例中，n+掺杂的iii族氮化物衬底的电阻率可以是大约0.001ohm-cm到0.018ohm-cm，优选地小于0.016ohm-cm，并且更优选地小于0.012ohm-cm。第一半导体层102是具有约12μm的厚度和约1
×
10
16
原子/cm3范围内的掺杂剂浓度的漂移层。第二半导体层103是具有均匀掺杂区的鳍片导电层，所述均匀掺杂区具有约1.3
×
10
17
原子/cm3的n型掺杂剂和约12μm的厚度。在图1a所示的实施例中，具有约0.3μm厚度的渐变掺杂区123设置在第一半导体层和第二半导体层之间，并且具有从约1
×
10
16
原子/cm3增加(例如，线性地增加)到约1.3
×
10
17
原子/cm3的掺杂剂浓度，即从第一半导体层到第二半导体层。金属层105可包括tin，且图案化的硬掩模层106可包括氮化硅。在一个实施例中，重n+掺杂层104可以存在于第二半导体层103和金属层105之间，以改善第二半导体层和金属层之间的接触电阻。因此，根据具体应用，可以在所示的层之间插入附加层。在下面的附图中，为了清楚起见，省略了渐变掺杂区123和重n+掺杂层104。
52.参照图1b，使用作为掩模的图案化硬掩模层106来执行蚀刻过程，以形成多个鳍片103’和源极接触105’，例如图案化的金属接触。在一些实施例中，各个鳍片具有约0.2μm的宽度和约0.7μm至约0.8μm范围内的高度，并且彼此间隔开约2μm的间隔。即鳍片间距为约2μm。为了实现鳍片的均匀高度，利用蚀刻过程的深度的良好可控性。蚀刻过程可包括使用反应离子蚀刻(rie)过程的基于cl的化学过程，并且被执行以去除第二半导体层103的一部分以形成凹陷区108。在一个实施例中，当去除约0.1μm的渐变掺杂区123时，可以停止蚀刻过程。使用渐变掺杂区来缓解蚀刻过程变化或容差的电气效应是有益的，这将在下面进一步详细描述。
53.注意，在蚀刻过程之后，鳍片的底部可具有与图1b所示的形状不同的形状。本文参考作为本发明的理想化实施例(和中间结构)的示意性说明的截面说明来描述实施例。为了清楚起见，附图中的层和区的厚度可能被夸大。另外，作为例如制造技术和/或容差的结果，可以预期与图示形状之间存在变化。因此，本发明的实施例不应被解释为限于本文所示区域的特定形状，而应包括例如由制造导致的形状偏差。在以下附图中，鳍片的底部被示出为与渐变掺杂区的表面呈90度角，即，鳍片被示出为具有矩形截面形状。可以理解的是，鳍片
的底部可以具有圆形或弯曲的特征。因此，图中所示的区域在本质上是示意性的，并且它们的形状并不旨在说明器件区的实际形状，也并不旨在限制本发明的范围。
54.在一个实施例中，在形成沟槽(即凹陷区108)之后，在约85℃的温度下，使用约25％(重量)的四甲基氢氧化铵(tmah)溶液执行清洁过程，并持续约30分钟。在另一个实施例中，在使用tmah溶液执行清洁之前，也可以使用体积比为2:1的h2so4:h2o执行2分钟的预清洁(例如piranha清洁)。
55.参考图1c，在清洁之后，在凹陷区108中外延生长第三半导体层107。在一个实施例中，第三半导体层107可以包括p型gan层，其在约950℃的温度下在沟槽中非共形地生长最多到大致与源极接触105’(或图案化的硬掩模层106，如果省略了源极接触105’)的底部平坦的厚度。在一个实施例中，第三半导体层107的厚度约为840nm。p型gan层可以掺杂有掺杂剂浓度为约1
×
10
19
原子/cm3的mg。p型gan层可以掺杂有掺杂剂浓度为约1
×
10
19
原子/cm3的mg。此后，执行热退火(例如，在n2中在850℃下执行5分钟的快速热退火)以激活mg掺杂剂原子。然后以大于10％(重量)的量在p型gan层中激活mg原子。在一个实施例中，在鳍片103’和源极接触105’之间可以存在重n+掺杂层(如图1a所示)，以改善第二半导体层和金属层之间的接触电阻。
56.参照图1d，已去除了图案化的硬掩模层106，暴露用作源极接触的源极接触105’，并且在第三半导体层107上形成栅极金属140，从而用作栅极接触。在衬底101上形成漏极金属150，以提供漏极接触并使fet功能有效。
57.图2示出了根据本发明实施例的阵列布局的示例。在图2中，示出了包括鳍片阵列200的鳍片图案布局的平面图，所述鳍片阵列200具有排列成行的多个半导体鳍片。如图2所示，鳍片是例如长度小于或等于100μm、50μm、25μm等的条形鳍片。参照图2，鳍片阵列200包括多个布置成多行(行1、行2、行3)和多列(列1、列2、
…
、列n)的鳍片。每一行中的鳍片以间距p彼此分开。每一行以间隔s(即，每一行之间的间隙)彼此分开。现在阵列的总长度与单独的鳍片长度l、行数n和间隔s相关，al＝n
×
l+(n-1)
×
s。在一个实施例中，间隔s的大小等于间距p。在另一个实施例中，间隔s的大小可以大于单个间距p(例如，1.2
×
p、1.5
×
p、或2
×
p)。应当理解，行数目和列数目可以是任何整数。在一个实施例中，不同行中的列数目可以是不同的，例如，使得能够对阵列进行“舍入(rounding)”，以改进结终端的边缘设计。在图2所示的示例中，在每行中使用六个鳍片，并且示出了三行和六列，但是应当理解，鳍片的数目以及行和列的数目被任意地选择用于描述示例性实施例，并且不应是限制性的。
58.在一个示例性实施例中，鳍片长度l为约25μm，鳍片宽度w为约0.2μm，沿z方向测量的鳍片厚度或鳍片高度为约0.8μm，节距p在1.5μm至2.5μm的范围内。在一个实施例中，鳍片宽度w与两个相邻鳍片之间的节距p之比在大约0.08至大约0.13的范围内，优选地在0.1至0.12的范围内。在一个实施例中，鳍片长度l与两个相邻鳍片之间的节距p之比在5至25的范围内，优选地在10至20的范围内，更优选地在12至16的范围内。在一个实施例中，鳍片长度l为约25μm，并且鳍片宽度w在0.15μm至0.7μm的范围内。
59.在操作中，鳍片将形成finfet的沟道，并且栅极金属将沉积在相邻鳍片之间。结果，图3中所示的设计可称为栅极围绕鳍片的“栅极全围绕”设计。在图2中，为了清楚起见，未示出围绕鳍片阵列中的鳍片的栅极区中的栅极金属。在美国专利申请公开第2021/0210624号中提供了与鳍片阵列有关的包括其它布局概念的其它描述，该美国专利申请的
公开内容通过引用其整体并入本文，以用于所有目的。
60.图3a示出了根据本发明实施例的活性区域中的鳍片阵列的平面图布局。图3b示出了根据本发明实施例的在图3a所示的活性区域中的鳍片阵列和非活性鳍片的平面图布局。
61.在图3a中，示出了活性鳍片阵列310。还示出了活性鳍片阵列310的边界312。活性鳍片阵列310包括布置成二维阵列的多个鳍片305。为了清楚起见，仅示出了两行鳍片，每行包括六个鳍片，但是应当理解，阵列尺寸并不限于该示例。
62.如上所述并且更充分地结合图3a和图3b，本发明人已经发现，生长的局部均匀性(例如，从栅极区到栅极区的鳍片之间的再生长的厚度的均匀性)受到存在于活性鳍片阵列310的边界312处的边缘效应的影响。因此，本发明的实施例改进了再生长均匀性，并且能够制造具有均匀的栅极再生长的活性鳍片阵列。实现均匀的栅极再生长使得沟道长度(即，沿z方向延伸的沟道长度与鳍片阵列中的鳍片的厚度在大面积上对齐)变化最小。在一些实施例中，鳍片阵列可以在x方向和/或y方向上延伸多于一毫米，且使用本文所述的方法和结构可导致标称再生长厚度的《2％的再生长非均匀性，即，对于0.75μm标称厚度的鳍片，再生长厚度的变化《15nm。
63.除了再生长厚度均匀性之外，本发明的实施例还提供了鳍片宽度均匀性的改进。在活性鳍片阵列310的边界312处，活性鳍片阵列外部的光刻胶显影剂的量不同于活性鳍片阵列内部的光刻胶显影剂的量，从而导致显影剂跨越活性鳍片阵列310的梯度。在与活性鳍片阵列外部相比，活性鳍片阵列内部的显影剂浓度较低的条件下，鳍片限定掩模(例如，图案化的硬掩模或图案化的金属掩模)的线宽可以变化。这将在鳍片界定过程期间导致在活性鳍片阵列边缘附近的鳍片临界尺寸(cd)与活性鳍片阵列中心相比存在差异。此外，蚀刻过程可能受到边缘效应的影响。在蚀刻栅极沟槽期间，与活性鳍片阵列内部的较小区域相比，活性鳍片阵列外部的较大区域被蚀刻。结果，蚀刻负载将在活性鳍片阵列的边缘附近变化，从而导致蚀刻速率的变化，并因此导致跨过活性鳍片阵列的栅极沟槽的深度的变化。然后，栅极沟槽深度的变化将导致设置在鳍片之间的再生长材料的厚度的均匀性的变化。
64.参照图3b，在活性鳍片阵列310的第一侧添加一个或多个非活性鳍片列320以及在活性鳍片阵列310的与第一侧相对的第二侧添加一个或多个非活性鳍片列321以及在活性鳍片阵列310的第三侧添加一个或多个非活性鳍片行330以及在活性鳍片阵列310的与第三侧相对的第四侧添加一个或多个非活性鳍片行331，导致再生长均匀性、活性鳍片cd和活性鳍片阵列310中的均匀的栅极沟槽蚀刻深度的增加。由本发明的实施例实现的再生长均匀性减轻了许多将由再生长不均匀性引起的不利的结果。这些不利的结果可以包括：针对不同栅极的具有不同厚度的栅极金属层，这导致金属栅极电阻率变化；不相等的沟道长度，其在可能超过最大允许温度值的短再生长栅极区(例如，热点)上引起高电流浓度并降低器件可靠性；针对自对准接触的不平坦形貌；以及更高的泄漏电流。
65.参照图3b，示出了具有活性鳍片阵列310和非活性鳍片的鳍片阵列，其中活性鳍片阵列310通常具有比所示多得多的活性鳍片。在图3b中，非活性鳍片325(也可称为附加、额外或虚设鳍片)被布置成从活性鳍片阵列310的左侧(非活性鳍片列320)到右侧(非活性鳍片列321)的多个列，并且被布置成从活性鳍片阵列310的顶部(非活性鳍片行330)到底部(非活性鳍片行331)的一行。在图3b中，三个非活性鳍片构成非活性鳍片列320，三个非活性鳍片构成非活性鳍片列321，一行非活性鳍片构成非活性鳍片行330，并且一行非活性鳍片
构成非活性鳍片行331，但非活性鳍片列和非活性鳍片行的数目可大于图3b中所说明的数目。类似地，活性鳍片阵列310中的活性鳍片的行和列的数目也可以大于所示的数目。如关于图6和图8更全面地描述的，非活性鳍片列320/321和非活性鳍片行330/331中的非活性鳍片不包括源极接触，并且不参与操作期间在活性鳍片阵列310中发生的电流流通。然而，非活性鳍片导致再生长均匀性的改进，这导致活性鳍片阵列310中的finfet的器件性能的改进。
66.尽管非活性鳍片列320/321中的非活性鳍片具有与活性鳍片阵列310中的活性鳍片相同的鳍片宽度和鳍片间距，但本发明并不需要这样，并且非活性鳍片列320/321中的鳍片宽度和鳍片间距可不同于活性鳍片阵列310中的鳍片宽度和鳍片间距。作为示例，非活性鳍片列320/321中的非活性鳍片的间距不仅可不同于活性鳍片阵列310中的间距，而且间距可以跨越非活性鳍片列320/321变化。另外，非活性鳍片列320/321中的非活性鳍片可具有与活性鳍片阵列310中的活性鳍片不同的鳍片高度。此外，非活性鳍片行330/331中的非活性鳍片尽管被示为具有与活性鳍片阵列310中的活性鳍片相同的鳍片宽度和鳍片间距，但不必具有与活性鳍片阵列310中的活性鳍片相同的鳍片宽度和鳍片间距。另外，非活性鳍片行330/331中的非活性鳍片可相对于活性鳍片阵列310中的活性鳍片沿x方向偏移，从而提供图3b所示的非活性鳍片与活性鳍片对准的实施例中的变化。本领域的普通技术人员将认识到许多变化，修改和替换。
67.可以通过例如具有非活性鳍片的附加行和非活性鳍片的附加列的适当组合的“阶梯式”活性鳍片阵列边界来容纳不规则的边缘(例如，将阵列装配到边缘终端的圆弧)。
68.图4是根据本发明的一个实施例的在图3a所示的活性区域中的鳍片阵列沿第一方向的截面图。图4示出了对应于根据本发明实施例的活性鳍片阵列中的鳍片阵列的再生长非均匀性。在图4中，截面是沿图3a所示的方向a-a’截取的。如图4所示，示出了关于图1a至图1d讨论的元件，包括衬底101、第一半导体层102、由图1a所示的第二半导体层103形成的鳍片103’、以及第三半导体层107，即用作栅极的再生长的p型gan层。示出了源极接触105’。在图4所示的截面中将呈现由于边缘效应所导致的鳍片阵列中的多种不均匀性，包括不规则的或不完全的p-gan栅极生长，不规则的p-gan栅极掺杂剂引入，以及鳍片尺寸的变化。
69.参照图4，由于鳍片阵列边缘处的边缘效应，第三半导体层107(也称为再生长的p-gan栅极)的厚度随横向尺寸(即，沿x方向)变化而变化。厚度从临近鳍片阵列中心的鳍片阵列部分的厚度t1变化到鳍片阵列边缘的厚度t2。尽管在步骤440中示出了厚度的减小，但是应当理解，图4仅仅是示意图，并且厚度变化可以以其它形貌呈现。在一些实施例中，如图4所示，再生长厚度在靠近鳍片阵列的边缘处减小，例如，导致内凹的再生长表面，其中再生长的最薄部分位于相邻鳍片之间。在其它实施例中，再生长厚度在靠近鳍片阵列的边缘处增加，导致厚度超过鳍片厚度的过度生长。尽管在图4中未示出，但是也可以存在栅极沟槽深度的变化。
70.除了再生长厚度不均匀性之外，再生长材料还由掺杂浓度的变化表征。由于gan六方晶体的不同平面(例如，m平面和c平面)上的再生长速率是不同的，因此掺杂剂引入可以根据生长平面变化。
71.此外，除了再生长厚度之外，鳍片宽度可以随横向尺寸(即，沿着x方向)变化而变化。如图4所示，如上所述，部分地由用于蚀刻栅极沟槽的掩模的尺寸限定的鳍片宽度从邻
gan栅极)的厚度随着横向尺寸(即，沿y方向)变化而变化。如关于图6所论述，本该示例中，在鳍片阵列端部附近，在非活性鳍片行330的区域中，由于鳍片阵列的边缘处的边缘效应，第三半导体层107(也称为再生长p-gan栅极)的厚度随着横向尺寸(即，沿着y方向)变化而变化。除了再生长厚度非均匀性之外，还可以存在上述的其它非均匀性，包括鳍片宽度变化和非均匀掺杂剂引入。如图7所示，再生长非均匀性存在于非活性鳍片行330中，但不存在于由均匀再生长表征的活性鳍片阵列310中。因此，在该实施例中，再生长不均匀性以及本文讨论的其它不均匀性被限制到对电流流过fet器件没有影响的非活性鳍片列。
80.如图7所示的截面所示，非活性鳍片行围绕具有不规则填充、掺杂和/或鳍片尺寸的区域，以便防止这些非均匀性存在于活性阵列区域中。
81.图8是根据本发明的可替代实施例的图3b所示的活性区域中的鳍片阵列和非活性鳍片沿第一方向的截面图。在活性鳍片阵列和非活性鳍片列中的鳍片阵列的截面中，在图8中示出了源极焊盘金属。在图8中，截面是沿图3a所示的方向a-a’截取的。如图8所示，通过穿过电介质层830的过孔820提供源极焊盘金属810和源极接触105’之间的电连接。源极焊盘金属810和在非活性鳍片列320/321中的非活性鳍片之间不存在过孔。在该实施例中，形成源极接触105’的源极接触金属以类似于图6和图7所示的方式不存在于非活性鳍片上。在其它实施例中，源极接触金属存在于非活性鳍片上，但缺少过孔，且电介质层830的存在防止了非活性鳍片的电活性。尽管非活性鳍片对电流流过fet器件没有影响，但是它们在活性鳍片阵列和活性鳍片阵列周围的区域之间提供了预定尺寸的区域，从而导致活性鳍片阵列中的均匀再生长。
82.本发明的实施例可应用于垂直型基于鳍片的fet的阵列，其中电流沿着鳍片垂直地流动，并且鳍片阵列由栅极全围绕结构围绕，使得所有鳍片具有公共栅极。栅极-沟道界面可以位于垂直鳍片的垂直侧壁上。fet可以是具有再生长栅极、注入栅极或扩散栅极的jfet，或者它们可以是mosfet，包括累积模式mosfet。可以使用iii族氮化物半导体来制造垂直型基于鳍片的fet。在一个实施例中，垂直型基于鳍片的fet是使用gan制造的。在一个实施例中，非活性鳍片列的数目在1至10之间，并且非活性鳍片行的数目在1至5之间。在一个实施例中，非活性鳍片行使用高度比活性鳍片阵列中的活性鳍片短的鳍片(参见图3b)。在一个实施例中，非活性鳍片行高度与由非活性鳍片列所围绕的区域的宽度相当。在共同转让的美国专利申请公开第2022/0254918号中提供了与注入的栅极和扩散的栅极有关的额外描述，该美国专利申请的公开内容通过引用其整体并入本文，以用于所有目的。
83.图9是根据本发明实施例的使用注入或扩散栅极的可替代垂直型基于鳍片的栅极全围绕jfet器件的截面图。在图9所示的可替代实施例中，图1d所示的再生长的栅极结构已经被注入或扩散的栅极代替。尽管在图9中仅示出了jfet器件的一部分，但是应当理解，所示出的结构可以被实现为与一个或多个非活性鳍片列和一个或多个非活性鳍片行相结合的活性鳍片阵列的一部分，如本文更全面地描述的。使用一个或多个非活性鳍片列和一个或多个非活性鳍片行能够形成如本文所述的均匀鳍片。
84.在图9中，源极金属接触结构912形成在第二iii族氮化物层906(其耦合到第一iii族氮化物层904)的上部上。因此，源极金属接触结构912形成在鳍片上。源极金属接触结构912与半导体栅极区911电绝缘。在图9中，半导体栅极区911沿着鳍片的侧壁延伸，并且可以利用半导体栅极区911和源极金属接触结构912之间的物理间隔s来提供电隔离。在一些实
施例中，源极金属接触结构912与第二iii族氮化物层906的上部形成自对准接触。在一些实施例中，源极金属接触结构912包括硬掩模金属层。源极金属接触结构912可包括钛、铝、氮化钛、其组合等。
85.栅极金属接触结构914形成在半导体栅极区911的上部。在一些实施例中，栅极金属接触结构914可包括金属结构。例如，金属结构可以包括镍、钯、银、金、其组合等。金属结构可以与半导体栅极区911形成欧姆接触，该半导体栅极区911可以是p型半导体栅极区。边缘终端916形成在用作半导体栅极区911的p型层上，以实现器件的高电压操作。在一些实施例中，p型层也可以连接到源极。漏极金属接触结构918形成在iii族氮化物衬底902的第二侧(即背面)上。漏极金属接触结构918可形成到iii族氮化物衬底902的欧姆接触。在一些实施例中，漏极金属接触结构918可包括钛、铝或其组合。在一些实施例中，漏极金属接触结构918可进一步包括可焊接金属结构，例如银、铅、锡、其组合等。
86.半导体栅极区911可以是扩散栅极结构，其中在扩散掺杂剂结合到第二iii族氮化物层906和第一iii族氮化物层904中的过程中使用扩散源。作为示例，可将扩散掺杂剂材料层施加到鳍片和第一iii族氮化物层904的表面。在一些实施例中，扩散掺杂剂材料层可包括用p型掺杂剂(例如，mg、zn，其组合等)形成的金属层或与鳍片的暴露的iii族氮化物表面接触的用p型掺杂剂(例如，mgo、zno，其组合等)形成的金属氧化物层。在一些实施例中，金属或金属氧化物层的厚度为50nm至100nm。在一些实施例中，扩散掺杂剂材料层可进一步包括设置在金属或金属氧化物层上的第二电介质材料层(例如，sio2、si3n4等)。
87.可使用热处理将p型掺杂剂扩散到第一iii族氮化物层904和第二iii族氮化物层906的暴露表面中。所得到的沟道可以具有鳍片宽度减去两倍扩散深度的宽度。在一些实施例中，可以在炉中在900℃至1100℃的温度下执行热处理。在一些实施例中，可以在快速热退火炉中在1000℃至1450℃的温度下执行热处理。在一些实施例中，可以在高环境压力(例如，在n2环境中在1gpa下)下利用或不利用保护层来执行热处理。在一些实施例中，加热可以是一系列快速脉冲(例如，微波)的结果。在扩散之后，可以例如通过使用湿法蚀刻来去除扩散掺杂剂材料。
88.使用图9中所示的注入或扩散栅极的替代性垂直型基于鳍片的栅极全围绕jfet结构可用于代替如本文所述的具有非活性鳍片的鳍片阵列中的再生长栅极结构。
89.在其它实施例中，利用离子注入而不是扩散来形成注入的栅极区。因此，关于扩散掺杂提供的关于图9的讨论可应用于离子注入和退火的环境中以形成注入的栅极区。本领域的普通技术人员将认识到许多变化，修改和替换。
90.图10是根据本发明实施例的可替代的垂直型基于鳍片的栅极全围绕mosfet器件的截面图。图10中所说明的替代性实施例可用于具有非活性鳍片的阵列中，且示出了两个活性鳍片，这两个活性鳍片可实现为活性鳍片阵列的一部分，连同一个或多个非活性鳍片列和一个或多个非活性鳍片行，如本文更充分描述的。使用一个或多个非活性鳍片列和一个或多个非活性鳍片行能够形成如本文所述的均匀鳍片。参考图10，衬底1002(例如n型gan衬底)支撑漂移层1004和渐变层1006。鳍片1020形成为与渐变层1006接触。源极接触1012电连接到鳍片1020，且沟道区与栅极1010结合操作，栅极1010通过电介质1008电隔离。在该累积模式mosfet的操作期间，响应于栅极偏置，垂直电流从源极接触1012流过鳍片1020到漏极接触1014。
h络合物(其中和作为受体的mg)所产生原子氢一致。这种方法可进一步包括在本文所述的中和方法中。
104.因此，本发明的一些实施例通过中和存在于中和鳍片行1108和中和鳍片列1110中的非活性鳍片1106，例如使用离子注入，在暴露的gan表面中形成非导电区。具体地，在这些实施例中，执行离子注入过程以将掺杂剂注入到第三半导体层107中。注入的掺杂剂穿过注入掩模中的开口并停止在第三半导体层的包括非活性鳍片和围绕每个非活性鳍片的区域的区域中。在一些实施例中，注入掺杂剂可包括氮、氦或氩。
105.在一些实施例中，离子注入过程可以在第三半导体层中引入补偿供体水平，以形成作为半绝缘半导体区的中和区。在这样的实施例中，掺杂剂可以包括氧和硅。这种掺杂剂还可以将损坏和阱引入到第三半导体层中。
106.在一些实施例中，离子注入过程可以将金属离子注入到第三半导体层中。在这样的实施例中，注入掺杂剂可以在第三半导体层中引入深能级，以形成作为半绝缘半导体区的中和区。这种掺杂剂可以包括铁、钛和镍。
107.在一些实施例中，离子注入过程可以注入物理地损坏第三iii族氮化物层晶格的离子，以产生作为非导电区的中和区。这种损坏可以是足以产生非晶形iii族氮化物材料的损坏。为此目的，可以使用各种离子，只要总剂量足够高以损坏iii族氮化物材料即可。
108.图12是根据本发明实施例的在栅极形成之后沿第一方向的finfet阵列的截面图。图12与图6共享共同的元件，并且关于图6提供的描述可适当地适用于图12。在该截面图中，其示出了与图11a中的截面a-a’对准的方向，例如通过再生长过程在活性鳍片阵列310中的活性鳍片1104之间以及在中和的鳍片列1110中的非活性鳍片1106之间形成的第三半导体层107。因此，在图12中，图6所示的非活性鳍片列320中的非活性鳍片不仅由于缺少电接触而是非活性的，而且由于使用本文讨论的中和过程而具有减小的导电率。因此，描述为中和的鳍片列1110。第三半导体层107的表面的可变高度仅是示例性的，并且可以比图12所示的高度更均匀或更不均匀。
109.图13是根据本发明实施例的中和离子注入过程期间沿第一方向的finfet阵列的截面图。在该截面图中，示出了与图11a中的横截面a-a’对准的方向，中和掩模1302被示出为覆盖活性鳍片阵列310。中和掩模1302具有中和掩模开口1150，通过该开口离子被注入到非活性鳍片1106以及与每个非活性鳍片1106邻近的附加栅极区1122的部分1122’中。应了解，图13中所示的注入区1304是示例性的，且注入深度不必到达第一半导体层102(即，n型漂移区)与第三半导体层107(即，p型再生长栅极材料)之间的界面处。因此，在一些实施例中，注入深度(在图13所示的z方向上)处于在z方向上的非活性鳍片1106的高度的60％至80％之间。换句话说，仅每个非活性鳍片1106的一部分被中和。在一些实施例中，注入深度可以超过z方向上的非活性鳍片1106的高度，从而延伸到第一半导体层102中。
110.参考图13，可以使用光刻胶或其它合适的掩模材料形成的中和掩模1302形成在栅极区1120和附加栅极区1122中的第三半导体层107上。中和掩模1302包括暴露非活性鳍片1106以及围绕每个非活性鳍片1106的附加栅极区1122的一部分1122’的中和掩模开口1150。中和掩模1302掩蔽或覆盖活性鳍片阵列310(即，活性鳍片阵列1104)。在所示实施例中，中和掩模开口1150宽度wo大约是非活性鳍片1106宽度wf的两倍，但本发明并不必须这样。在其它实施例中，宽度wo大致等于宽度wf。
111.在其它实施例中，宽度wo大致等于非活性鳍片之间的间距，从而导致使围绕非活性鳍片1106的第三半导体层107中的基本上所有材料的注入。在这些实施例中，中和掩模1302在区域1350中是开放的，从而导致使所有区域1350的中和。在另一个实施例中，中和掩模1302暴露非活性鳍片1106和围绕每个暴露的非活性鳍片1106的附加栅极区1122的一部分，而不是暴露所有这些区域。因此，只有一部分的非活性鳍片1106和附加栅极区1122被中和。本领域的普通技术人员将认识到许多变化，修改和替换。
112.在图13所示的示例中，利用中和离子化元素(例如n、ar、he、si或o)、其它合适的注入离子或其组合将离子注入被用于注入到未被中和掩模1302遮蔽的暴露表面，以中和暴露的非活性鳍片1106的导电率以及围绕非活性鳍片1106的暴露的第三半导体层107(再生长的gan栅极区)的导电率(例如，n、ar、he、si或o)。注入剂量可以为1
×
10
11
cm-2
至5
×
10
13
cm-2
。注入能量可以为15kev至700kev。在一个实施例中，针对n的注入能量小于500kev。在一个实施例中，针对he的注入能量小于200kev。在一个实施例中，针对he的注入能量小于170kev。在一些实施例中，执行多次能量注入和/或多次剂量。在一些实施例中，多次能量注入中的每一者具有不同的剂量。在离子注入之后，非活性鳍片1106可称为中和鳍片。另外，暴露的第三半导体层107可称为中和的栅极材料。
113.作为离子注入的结果，非活性鳍片1106由与活性鳍片阵列310中的活性鳍片1104的导电率相比减小的导电率表征。因此，非活性鳍片1106对晶体管阵列中的结泄漏影响显著地小。在一个实施例中，减小的导电率减小至少90％。在另一个实施例中，减小的导电率减小至少99％。在又一个实施例中，非活性鳍片1106是电中和的，因此不会对晶体管阵列中的结泄漏产生影响。作为示例，由于每个非活性鳍片1106的顶部可以像浮动节点一样作用，因此减小这些非活性鳍片1106的导电率可以减少对非活性鳍片1106的充电，并通过防止击穿来改善器件性能。
114.同样，与活性鳍片阵列310中的活性鳍片1104(即，鳍片的主阵列)周围的栅极区1120的导电率相比，围绕非活性鳍片1106的附加栅极区1122中的中和的栅极材料由第二减小的导电率表征。因此，附加栅极区1122中的中和栅极材料对晶体管阵列中的结泄漏影响显著地小。在一个实施例中，第二减小的导电率减小至少90％。在另一个实施例中，第二减小的导电率减小至少99％。在又一个实施例中，围绕非活性鳍片1106的中和的栅极材料是电中和的，因此不会对晶体管阵列中的结泄漏产生影响。
115.如图13所示，在中和非活性鳍片1106和围绕非活性鳍片1106的附加栅极区1122的部分1122’之后，在活性鳍片1104的顶部形成源极接触105’。在图13所示的实施例中，在非活性鳍片1106上不形成源极金属接触。在另一个实施例中，在非活性鳍片1106上形成源极接触105’。
116.图14是根据本发明实施例的金属化过程之后沿第一方向的finfet阵列的截面图。在该截面图中，示出了与图11a中的截面a-a’对准的方向，图13中所示的中和掩模1302已被去除，并且已沉积层间电介质1402。为了形成到活性鳍片阵列310中的活性鳍片1104的电连接，已经在源极接触105’的顶部上的层间电介质1402中形成过孔1410，其中源极接触105’已沉积在活性鳍片阵列310中的活性鳍片1104的顶表面上。
117.参照图14，源极焊盘金属1412延伸穿过过孔1410以与源极接触105’形成接触和电连接。在一个实施例中，可以图案化源极焊盘金属1412，使得一个区域(即，源极焊盘)连接
所有源极接触105’，并且一个区域(即，栅极焊盘)连接到栅极金属接触(未示出)。
118.图15是根据本发明实施例的中和扩散过程期间沿第一方向的finfet阵列的截面图。在该截面图中，示出了与图11a中的截面a-a’对准的方向，中和掩模1302被示出为覆盖活性鳍片阵列310。中和掩模1302具有中和掩模开口1150，掺杂剂通过中和掩模开口1150扩散到非活性鳍片1106以及与每个非活性鳍片1106相邻的附加栅极区1122的部分1122’中。在图15所示的示例中，通常放置在扩散炉中的晶片暴露于掺杂剂蒸汽1502的高温环境中。掺杂剂蒸汽1502到达非活性鳍片1106和通过中和掩模开口1150暴露的第三半导体层107的部分。尽管在所示的示例中掺杂剂蒸汽流在z方向上，但这不是限制性的。在其它实施例中，掺杂剂蒸汽流在x方向上。此外，尽管在图15中示出了气态扩散，但是在其它实施例中也可以采用非气态扩散。在非气态扩散过程(也称为固相扩散过程)中，掺杂剂离子被预先沉积在表面上，然后通过高温过程被热扩散到一个或多个下面层中。中和掩模1302可以包括电介质材料，例如二氧化硅、氮化硅、氮氧化硅、氧化铝、或其组合等。
119.如上所述，可以采用各种中和技术来中和非活性鳍片1106以及与每个非活性鳍片1106邻近的附加栅极区1122的部分1122’。除了离子注入之外，还可以使用氢等离子体处理、使用除氢以外的元素的等离子体处理、和/或扩散过程。
120.图16是根据本发明实施例的中和离子注入过程期间沿第一方向的finfet阵列的截面图。在该截面图中，示出了与图11a中的截面a-a’对准的方向，中和掩模1302被示出为覆盖活性鳍片阵列310。中和掩模1302具有中和掩模开口1150，通过该开口离子注入到非活性鳍片1106以及与每个非活性鳍片1106邻近的附加栅极区1122的部分1122’中。与图13所示的示例不同，中和掩模开口1650对应于两个非活性鳍片1106。结果，与图13所示的示例相比，附加栅极区1122的较大部分1622’被中和。本领域的普通技术人员将认识到许多变化，修改和替换。
121.图17是示出了根据本发明实施例的形成晶体管阵列的方法的简化流程图。方法1700包括：形成包括多行和多列具有源极接触的活性鳍片的finfet阵列(1702)。每个活性鳍片由活性栅极区围绕。如图11a所示，活性鳍片1104被布置成多个行和多个列。如图13所示，活性鳍片阵列310中的活性鳍片1104以及源极接触105’形成在活性鳍片1104的顶表面上。
122.该方法还包括：形成设置在finfet阵列的第一组侧面上的一行或多行第一非活性鳍片(1704)。每个第一非活性鳍片由附加栅极区围绕。如图11a所示，可以是一行或多行非活性鳍片的一行中的中和鳍片行1108设置在活性鳍片阵列310的第一组侧面(即，在该示例中为顶部和底部)上，并且第一非活性鳍片1106中的每一者被附加栅极区1122围绕。
123.该方法还包括：形成设置在finfet阵列的第二组侧面上的一列或多列第二非活性鳍片(1706)。每个第二非活性鳍片由附加栅极区围绕。如图11a所示，被示为多列但可以是一列或多列非活性鳍片的中和鳍片列1110被设置在活性鳍片阵列310的第二组侧面(即，在该示例中为左侧和右侧)上，并且第二非活性鳍片1106中的每一者被附加栅极区1122围绕。
124.该方法还包括：形成具有暴露第一非活性鳍片、第二非活性鳍片和附加栅极区的一部分的开口的中和掩模(1708)。在一个实施例中，附加栅极区的一部分是附加栅极区的整个区域。如图13所示，在栅极区1120和附加栅极区1122中的第三半导体层107上形成可以使用光刻胶或其它合适的掩模材料形成的中和掩模1302。中和掩模1302包括暴露非活性鳍
片1106以及围绕每个非活性鳍片1106的附加栅极区1122的部分1122’的中和掩模开口1150。中和掩模1302掩蔽或覆盖活性鳍片阵列310(即，活性鳍片阵列1104)。在一个实施例中，中和掩模开口1150的宽度wo大致等于非活性鳍片之间的间距，从而导致围绕非活性鳍片1106的基本上所有第三半导体层107的注入。在这些实施例中，中和掩模1302在区域1350中是开放的，从而导致在所有区域1350中的中和。在图16所示的可替代实施例中，一些中和掩模开口1150可对应于两个非活性鳍片1106。结果，如图16所示，与图13所示的示例相比，附加栅极区1122的较大部分1622’被中和。在特定实施例中，中和掩模1302暴露非活性鳍片1106的一部分的而不是所有的非活性鳍片1106和围绕每个暴露的非活性鳍片1106的附加栅极区1122。因此，只有一部分非活性鳍片1106和附加栅极区1122被中和。本领域的普通技术人员将认识到许多变化，修改和替换。
125.该方法还包括：减小第一非活性鳍片、第二非活性鳍片和附加栅极区的该部分的导电率(1710)。如图13所示，中和掩模开口1150形成为围绕每个非活性鳍片1106。在中和过程中利用中和掩模开口1150，以便减小由中和掩模开口1150所暴露区域的导电率。在中和过程之后，与活性鳍片1104的导电率相比，非活性鳍片1106具有减小的导电率，并且与栅极区1120的导电率相比，附加栅极区1122的部分1122’具有减小的导电率。部分1122’是由中和掩模开口1150暴露的附加栅极区1122。在一个实施例中，减小导电率包括将导电率减小至少90％。在另一个实施例中，减小导电率包括将导电率减小至少99％。
126.在图13所示的实施例中，减小导电率包括将掺杂剂离子注入到非活性鳍片1106和附加栅极区1122的部分1122’中。如图13所示，将中和物质注入到由中和掩模开口1150暴露的区域中。中和物质可以是n、ar、he、si或o、其它合适的注入离子化元素、或其组合。在一个实施例中，中和物质的剂量为1
×
10
11
cm-2
至5
×
10
13
cm-2
。在一个实施例中，注入的能量为15kev至700kev。在一些实施例中，执行具有多种能量的离子注入。在一些实施例中，具有多种能量的那些离子注入中的每一者可具有不同的剂量。
127.在图15所示的实施例中，减小导电率包括对非活性鳍片1106和附加栅极区1122的部分1122’执行扩散处理。如图15所示，将通常放置在扩散炉中的晶片暴露于掺杂剂蒸汽1502的高温环境中。掺杂剂蒸汽1502到达非活性鳍片1106和通过中和掩模开口1150暴露的第三半导体层107的部分。
128.在又一个实施例中，减小导电率包括对非活性鳍片和附加栅极区的该部分执行氢等离子体处理过程。
129.根据本发明的实施例提供的方法还可以包括：去除中和掩模。在一个实施例中，使用氧等离子体去除中和掩模。在另一个实施例中，使用湿法清洁过程去除中和掩模。在又一个实施例中，使用氧等离子体和湿法清洁过程的组合来去除中和掩模。
130.根据本发明的实施例提供的方法还可以包括：形成结终端延伸(jte)区，例如，如美国专利申请公开第2022/0013626号和第2022/0238643号中所描述的，这两件美国申请的公开内容通过引用其整体并入本文，以用于所有目的。在一些实施例中，中和注入可以与jte区的形成同时执行。
131.根据本发明的实施例提供的方法还可以包括：形成到栅极区的栅极金属接触，并且在形成栅极金属接触之后，沉积层间电介质。栅极金属的工作函数使得栅极金属电极在零偏置下使鳍片耗尽，如美国专利申请公开第2021/0407815号所描述的，该美国专利申请
的公开内容通过引用方式其整体并入本文，以用于所有目的。可以图案化和蚀刻层间电介质以形成到源极金属接触的过孔。
132.虽然上面已经描述了本发明的各种实施例，但是应当理解，它们仅仅是通过示例的方式而不是通过限制的方式来呈现的。同样，各个图可描绘用于本发明的示例性架构或其它配置，其经完成以帮助理解包含在本发明中的特征和功能性。本发明不限于所说明的示例性架构或配置，而是可使用各种替代性架构和配置来实施。另外，尽管以上根据各种示例性实施例和实现方式来描述本发明，但应理解，在一个或多个单独实施例中描述的各种特征和功能在其适用性上并不限于它们所描述的特定实施例。相反，它们可以单独或以某种组合的方式应用于本发明的一个或多个其它实施例，而无论是否描述了这样的实施例，以及无论这样的特征是否作为所描述的实施例的一部分来呈现。因此，本发明的广度和范围不应受上述任何示例性实施例的限制。
133.应当理解，出于清楚的目的，上面的描述已经参考不同的功能单元和处理器描述了本发明的实施例。然而，在不减损本发明的情况下，也可以使用不同功能单元、处理器或域之间的任何适当的功能性分布。例如，所示由单独的处理器或控制器执行的功能可以由相同的处理器或控制器执行。因此，对特定功能单元的引用仅被视为对用于提供所述功能的适当装置的引用，而不是指示严格的逻辑或物理结构或组织。
134.除非另有明确说明，否则本文件中使用的术语和短语及其变体应当被解释为开放式的，而不是限制性的。作为前述的示例：术语“包括”应被理解为意指“包括但不限于”等；术语“示例”用于提供所讨论项目中的示例性实例，而不是其穷尽性或限制性列表。各种形容词，例如“常规的”、“传统的”、“正常的”、“标准的”、“已知的”、以及类似含义的术语，不应被解释为将所描述的项限制到给定的时间段，或限制到给定时间可用的项。但是相反，这些术语应被解读为包括常规的、传统的、标准的或标准的技术，这些技术可以是可用的，现在已知的，或者在将来任何时候可用的。同样，与连接词“和”连接的项目组不应被解读为要求这些项目中的每一者都存在于分组中，而应解读为“和/或”，除非另有明确说明。类似地，与连接词“或”连接的项目组不应解读为需要该组中的相互排他性，而应解读为“和/或”，除非另有明确说明。此外，尽管本发明的项目、元件或组件可以以单数形式描述或声明，但是其复数形式也涵盖在本发明的范围内，除非另有明确说明。扩充词和短语如“一个或多个”、“至少”、“但不限于”、或在一些情况下的其它类似短语的存在不应解读为在不存在该扩充短语的情况下预期或需要较窄的情况。
135.还应理解，本文所述的示例和实施例仅用于说明目的，并且本领域技术人员可以根据其提出各种修改或改变，并且这些修改或改变将包括在本技术的精神和范围以及所附权利要求的范围内。

技术特征：
1.一种垂直型基于鳍片的场效应晶体管(finfet)器件，包括：finfet阵列，其包括多行和多列具有源极接触的活性鳍片；一行或多行第一非活性鳍片，其设置在所述finfet阵列的第一组侧面上；一列或多列第二非活性鳍片，其设置在所述finfet阵列的第二组侧面上，其中所述第一非活性鳍片和所述第二非活性鳍片由与所述finfet阵列的所述活性鳍片的导电率相比减小的导电率表征；活性栅极区，其围绕所述finfet阵列的所述finfet；和附加栅极区，其围绕所述第一非活性鳍片和所述第二非活性鳍片，其中所述附加栅极区的至少一部分是中和的栅极区。2.根据权利要求1所述的垂直型finfet器件，其特征在于，所述第一非活性鳍片和所述第二非活性鳍片包括离子注入的鳍片。3.根据权利要求1所述的垂直型finfet器件，其特征在于，所述第一非活性鳍片和所述第二非活性鳍片包括由等离子体处理形成的中和区。4.根据权利要求1所述的垂直型finfet器件，其特征在于，所述减小的导电率减小至少90％。5.根据权利要求4所述的垂直型finfet器件，其特征在于，所述减小的导电率减小至少99％。6.根据权利要求1所述的垂直型finfet器件，其特征在于，所述中和的栅极区由与所述活性栅极区的第二导电率相比减小的第二导电率表征。7.根据权利要求6所述的垂直型finfet器件，其特征在于，所述中和的栅极区包括离子注入的栅极区。8.根据权利要求6所述的垂直型finfet器件，其特征在于，所述中和的栅极区包括由等离子体处理形成的中和区。9.根据权利要求6所述的垂直型finfet器件，其特征在于，所述减小的第二导电率减小至少90％。10.根据权利要求9所述的垂直型finfet器件，其特征在于，所述减小的第二导电率减小至少99％。11.根据权利要求1所述的垂直型finfet器件，其特征在于，所述附加栅极区是所述中和的栅极区。12.根据权利要求1所述的垂直型finfet器件，其特征在于，所述活性鳍片、所述第一非活性鳍片和所述第二非活性鳍片包括iii-n族半导体。13.一种制造晶体管阵列的方法，所述方法包括：形成finfet阵列，所述finfet阵列包括多行和多列具有源极接触的活性鳍片，其中每个所述活性鳍片被活性栅极区围绕；形成一行或多行第一非活性鳍片，所述一行或多行第一非活性鳍片设置在所述finfet阵列的第一组侧面上，其中每个所述第一非活性鳍片由附加栅极区围绕；以及形成一列或多列第二非活性鳍片，所述一列或多列第二非活性鳍片设置在所述finfet阵列的第二组侧面上，其中每个所述第二非活性鳍片由所述附加栅极区围绕；形成中和掩模，所述中和掩模具有暴露所述第一非活性鳍片、所述第二非活性鳍片、和
所述附加栅极区的一部分的开口；以及减小所述第一非活性鳍片、所述第二非活性鳍片和所述附加栅极区的所述部分的导电率。14.根据权利要求13所述的方法，其特征在于，减小所述导电率包括：将掺杂剂离子地注入到所述第一非活性鳍片、所述第二非活性鳍片和所述附加栅极区的所述部分中。15.根据权利要求13所述的方法，其特征在于，减小所述导电率包括：对所述第一非活性鳍片、所述第二非活性鳍片和所述附加栅极区的所述部分执行氢等离子体处理过程。16.根据权利要求13所述的方法，其特征在于，减小所述导电率包括：将所述导电率减小至少90％。17.根据权利要求16所述的方法，其特征在于，减小所述导电率包括：将所述导电率减小至少99％。18.根据权利要求13所述的方法，其特征在于，所述附加栅极区的一部分是所述附加栅极区。19.根据权利要求13所述的方法，还包括：提供iii-n族衬底结构，包括：提供iii族氮化物衬底；外延生长耦合到所述iii族氮化物衬底的第一iii族氮化物层；以及外延生长耦合到所述第一iii族氮化物层的第二iii族氮化物层。20.根据权利要求19所述的方法，其特征在于，形成所述finfet阵列包括：在所述第二iii族氮化物层上形成硬掩模层；以及图案化所述硬掩模层，以形成图案化的硬掩模。21.根据权利要求20所述的方法，其特征在于，形成所述finfet阵列还包括：使用所述图案化的硬掩模蚀刻所述第二iii族氮化物层和一部分所述第一iii族氮化物层以形成多个沟槽；以及在所述多个沟槽中选择性地再生长第三iii族氮化物层。22.根据权利要求13所述的方法，其特征在于，活性鳍片是由第一导电率表征的；并且所述第一非活性鳍片和所述第二非活性鳍片是由小于所述第一导电率的第二导电率表征的。

技术总结
一种垂直型基于鳍片的场效应晶体管(FinFET)，包括FinFET阵列，该FinFET阵列包括多行和多列具有源极接触的活性鳍片；设置在FinFET阵列的第一组侧面上的一行或多行第一非活性鳍片。该垂直型FinFET还包括设置在FinFET阵列的第二组侧面上的一列或多列第二非活性鳍片。第一非活性鳍片和第二非活性鳍片由与FinFET阵列的活性鳍片的导电率相比减小的导电率。该垂直型FinFET器件还包括围绕FinFET阵列的FinFET的活性栅极区和围绕第一非活性鳍片和第二非活性鳍片的附加栅极区。该附加栅极区的至少一部分是中和的栅极区。附加栅极区的至少一部分是中和的栅极区。附加栅极区的至少一部分是中和的栅极区。


技术研发人员：克利福德
受保护的技术使用者：新时代电力系统有限公司
技术研发日：2023.02.15
技术公布日：2023/8/21