晶体管结构和使用该晶体管结构的半导体器件的制作方法

晶体管结构和使用该晶体管结构的半导体器件
1.相关申请的交叉引用
2.本技术要求于2022年2月18日在韩国知识产权局提交的韩国专利申请no.10-2022-0021421的优先权，该韩国申请的全部公开内容以引用的方式合并于本技术中。
技术领域
3.本公开的示例实施例涉及晶体管结构和/或包括该晶体管结构的半导体器件。更具体地，本公开的示例实施例涉及晶体管结构和/或包括该晶体管结构的dram器件。


背景技术：

4.在dram器件中，当相邻的栅极结构处于导通模式(on-mode)或关断模式(off-mode)时，通过导通-关断(on-off)操作感生到有源图案中的电荷可能不会返回到原始位置，从而存储在与包括该栅极结构的晶体管连接的电容器中的数据无法被准确地读取。


技术实现要素：

5.一些示例实施例提供了具有改进特性的晶体管结构。
6.一些示例实施例提供了包括具有改进特性的晶体管结构的半导体器件。
7.根据本发明构思的示例实施例，一种晶体管结构可以包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，并且所述栅极结构的至少下部延伸穿过所述第二隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟igzo并且至少部分地接触所述第一隔离图案和所述第二隔离图案；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。
8.根据本发明构思的示例实施例，一种晶体管结构可以包括：有源图案，所述有源图案在衬底上由隔离图案限定并且包含igzo；栅极结构，所述栅极结构延伸穿过所述有源图案和所述隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述有源图案的与所述隔离图案相邻的部分的侧壁上并且包含富镓igzo；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。
9.根据本发明构思的示例实施例，一种半导体器件可以包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，所述栅极结构的至少下部在第一方向上延伸穿过第二隔离图案，所述第一方向基本平行于所述衬底的上表面；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟igzo并且至少部分地接触所述第一隔离图案和所述第二隔离图案；源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处；位线结构，所述位线结构位于一个所述源极/漏极区上并且在第二方向上延伸，所述第二方向基本
上平行于所述衬底的上表面并且基本上垂直于所述第一方向；间隔物结构，所述间隔物结构位于所述位线结构的侧壁上；接触插塞结构，所述接触插塞结构位于一个所述源极/漏极区上；以及电容器，所述电容器位于所述接触插塞结构上。
10.根据本发明构思的一些示例实施例的晶体管结构可以包括氧化物半导体图案，该氧化物半导体图案包含例如igzo，因此可以减少或防止由相邻栅极结构(例如，传输栅极)的重复导通-关断操作产生的漏电流。此外，可以减轻或防止与晶体管结构电连接的电容器上的数据识别错误。
附图说明
11.图1和图2分别是示出根据示例实施例的晶体管结构的俯视图和截面图。
12.图3至图8是示出根据比较实施例的晶体管结构的操作的截面图。
13.图9和图10分别是示出根据示例实施例的晶体管结构的俯视图和截面图。
14.图11是示出根据示例实施例的晶体管结构的截面图。
15.图12和图13分别是示出根据示例实施例的晶体管结构的俯视图和截面图。
16.图14和图15是示出根据示例实施例的形成晶体管结构的方法的俯视图。
17.图16至图18是示出根据一些示例实施例的晶体管结构的截面图。
18.图19至图35是示出根据示例实施例的制造半导体器件的方法的俯视图和截面图。
具体实施方式
19.参考附图，根据以下详细描述，将容易理解根据一些示例实施例的晶体管结构、形成晶体管结构的方法、包括晶体管结构的半导体器件以及制造半导体器件的方法的上述以及其他方面和特征。应当理解，尽管在本文中使用术语“第一”、“第二”和/或“第三”描述各种元素、部件、区域、层和/或部分，这些元素、部件、区域、层和/或部分不应当被理解为受这些术语的限制。这些术语仅用于将一个元素、部件、区域、层或部分与另一个元素、部件、区域、层或部分区分开。因此，下面讨论的第一元素、部件、区域、层或部分可以被称为第二或第三元素、部件、区域、层或部分，而不脱离本发明构思的教导。
20.虽然在示例实施例的描述中使用了术语“相同”、“相等”或“等同”，但是应该理解，可能存在一些不精确。因此，当一个元素被称为与另一个元素相同时，应该理解的是，在期望的制造或操作公差范围(例如，
±
10％)内，一个元素或值与另一个元素或值相同。
21.当术语“约”或“基本”在本说明书中与数值一起使用时，意味着相关的数值包括该数值附近的制造或操作公差(例如
±
10％)。此外，当使用词语“约”和“基本”或者没有具体的词语与几何形状、元素排列或方向结合使用时，意味着不需要几何形状的精度，但是该形状的范围在本公开的范围内。此外，不管数值或形状是否被修改为“约”或“基本”，应该理解的是，这些数值和形状应该被解释为包括该数值或形状周围的制造或操作公差(例如，
±
10％)。
22.文中使用的措辞“和/或”包括相关所列项中的一个或更多个的任意和所有组合。在一串元素前面的诸如
“……
中的至少一个”的表达方式修饰这一整串元素而不修饰这一串元素中的单个元素。因此，例如,“a、b和c中的至少一个”和“a、b和/或c”都表示a、b、c或其任意组合。在元素列表之后的诸如
“……
中的至少一个”这种表述修饰整个元素列表而不修
饰列表中的单个元素。
23.在下文中，在说明书中(并且不一定在权利要求中)，基本上平行于衬底的上表面并且基本上彼此垂直的两个方向可以分别称为第一方向d1和第二方向d2，并且基本上平行于衬底的上表面并且相对于第一方向d1和第二方向d2成锐角的方向可以称为第三方向d3。
24.图1和图2分别是示出根据示例实施例的晶体管结构的俯视图和截面图。图2是沿着图1的线x-y截取的截面图。
25.参考图1和图2，晶体管结构可以包括位于衬底100中的栅极结构210、第一氧化物半导体图案160以及第一至第三源极/漏极区222、224和226。
26.衬底100可以包含半导体材料，例如硅、锗或硅锗。
27.可以在衬底100上形成有第一凹部110，并且可以在第一凹部110中形成有第一隔离图案120。可以由第一隔离图案120在衬底100上限定第一有源图案105。在一些示例实施例中，第一有源图案105可以在第三方向d3上延伸给定长度，并且多个第一有源图案105可以在第一方向d1和第二方向d2上彼此间隔开。第一隔离图案120可以包含氧化物(例如，氧化硅)。
28.可以在第一有源图案105上形成有第二凹部130，并且可以在第二凹部130中形成有第二隔离图案140。第二隔离图案140可以包含氧化物(例如，氧化硅)。
29.在一些示例实施例中，栅极结构210可以形成在第三凹部150和第四凹部155中，第三凹部150和第四凹部155可以分别延伸穿过第一隔离图案120以及穿过第一有源图案105和第二隔离图案140。多个栅极结构210可以彼此间隔开。第三凹部150和第四凹部155可以在第一方向d1上彼此连接，并且第三凹部150的底部可以比第四凹部155的底部深。因此，栅极结构210可以在第一方向d1上延伸，并且栅极结构210的位于第一隔离图案120中的部分的底表面可以比栅极结构210的位于第一有源图案105和第二隔离图案140中的部分的底表面深。
30.在一些示例实施例中，第一氧化物半导体图案160可以形成在第三凹部150和第四凹部155的底部和侧壁上，因此栅极结构210的底部(例如，下表面)和侧壁可以被第一氧化物半导体图案160围绕。
31.第一氧化物半导体图案160可以包含氧化锌锡(zto)、氧化铟锌(izo)、氧化锌(zno
x
)、氧化铟镓锌(igzo)、氧化铟镓硅(igso)、氧化铟(ino
x
，in2o3)、氧化锡(sno2)、氧化钛(tio
x
)、氮氧化锌(zn
x
oynz)、氧化锌镁(mg
x
znyoz)、氧化铟锌(in
x
znyoa)、氧化铟镓锌(in
x
gayznzoa)、氧化锆铟锌(zr
x
inyznzoa)、氧化铪铟锌(hf
x
inyznzoa)、氧化锡铟锌(sn
x
inyznzoa)、氧化铝锡铟锌(al
x
snyinzznaod)、氧化硅铟锌(si
x
inyznzoa)、氧化锌锡(zn
x
snyoz)、氧化铝锌锡(al
x
znysnzoa)、氧化镓锌锡(ga
x
znysnzoa)、氧化锆锌锡(zr
x
znysnzoa)和氧化铟镓硅(ingasio)。
32.在一些示例实施例中，第一氧化物半导体图案160可以包含igzo(例如，富铟igzo(in-rich igzo))。
33.igzo是包含铟(in)、镓(ga)、锌(zn)和氧(o)的氧化物半导体，并且其带隙可以大于硅的带隙，并且其关断电流可以小于硅的关断电流，从而具有低漏电流特性。富铟igzo具有比普通igzo的电流特性高的电流特性，因此包含富铟igzo的第一氧化物半导体图案160可以用作晶体管的沟道。
34.在一些示例实施例中，栅极结构210可以包括在基本上垂直于衬底100的上表面的垂直方向上顺序地堆叠的第一栅电极180、第二栅电极190、栅极掩模200，并且第一栅电极180和第二栅电极190以及栅极掩模200的侧壁和第一栅电极180的下表面可以被位于第一氧化物半导体图案160上的栅极绝缘图案170覆盖。
35.栅极绝缘图案170可以包含氧化物(例如，氧化硅)，第一栅电极180可以包含例如金属、金属氮化物或金属硅化物，第二栅电极190可以包含例如掺杂多晶硅，栅极掩模200可以包含氮化物(例如，氮化硅)。
36.第一至第三源极/漏极区222、224和226可以形成在第一有源图案105的与围绕栅极结构210的第一氧化物半导体图案160的上侧壁相邻的上部。第一至第三源极/漏极区222、224和226可以在第三方向d3上彼此间隔开。即，第一源极/漏极区222可以形成在第一有源图案105在第三方向d3上的中心部分，第二源极/漏极区224和第三源极/漏极区226可以形成在第一有源图案105在第三方向d3上的相对端处。
37.在一些示例实施例中，第一至第三源极/漏极区222、224和226可以包含掺杂多晶硅或掺杂单晶硅。在一些示例实施例中，第一至第三源极/漏极区222、224和226可以包含金属、金属氮化物或金属硅化物。
38.晶体管结构可以包括：第一晶体管，其具有栅极结构210的延伸穿过第一有源图案105和第二隔离图案140的部分、用作沟道的第一氧化物半导体图案160以及第一源极/漏极区222和第二源极/漏极区224；以及第二晶体管，其具有栅极结构210的延伸穿过第一有源图案105和第二隔离图案140的部分、用作沟道的第一氧化物半导体图案160以及第一源极/漏极区222和第三源极/漏极区226。此外，栅极结构210的与栅极结构延伸穿过第一有源图案105和第二隔离图案140以及延伸穿过第一隔离图案120的部分连接的部分以及用作沟道的第一氧化物半导体图案160可以统称为(或者可以构成)第三晶体管。
39.在下文中，说明根据一些示例实施例和比较实施例的晶体管结构的特性。
40.图3至图8是示出根据比较实施例的晶体管结构的操作的截面图。
41.除了不包括第一氧化物半导体图案160和第二隔离图案140之外，该晶体管结构可以与图1和图2的晶体管结构基本相同或相似。在该晶体管结构中，代替包含富铟igzo并用作沟道的第一氧化物半导体图案160，包括单晶硅的第一有源图案105的上部可以用作沟道。
42.参照图3，位于第一有源图案105中的第一栅极结构212和在第三方向d3上与第一栅极结构212相邻并且位于第一隔离图案120中的第二栅极结构214两者均处于关断状态。
43.在第一有源图案105的与第一栅极结构212相邻并面向第二栅极结构214的部分处，与第三源极/漏极区226电连接的电容器cap中的数据可以是“0”，第三源极/漏极区226可以用作包括第一栅极结构212的晶体管的源极/漏极。数据“1”可以被施加到与用作晶体管的源极/漏极的第一源极/漏极区222电连接的位线bl。
44.参照图4，当第二栅极结构214处于导通状态时，从与电容器cap电连接的第三源极/漏极区226泄漏的电子可以移动到第一有源图案105的与第二栅极结构214相邻的侧壁。
45.参照图5，当第二栅极结构214再次处于关断状态时，已经从第三源极/漏极区226泄漏的大部分电子可以返回到第三源极/漏极区226。
46.然而，已经从第三源极/漏极区226泄漏的一些电子可能移动到与位线bl电连接的
第一源极/漏极区222，因此比存储在电容器cap中的初始电子少的电子可以保留在电容器cap中。因此，电容器cap中的数据可能不被识别为“0”，而是被识别为“1”，这可以被称为“d0失败”。
47.参照图6，位于第一有源图案105中的在第三方向d3上相邻的第一栅极结构212和第三栅极结构216以及在第三方向d3上与第一栅极结构212相邻的第一隔离图案120中的第二栅极结构214都可以处于关断状态。
48.在第一有源图案105中的与第一栅极结构212相邻并面向第二栅极结构214的一部分处，与第三源极/漏极区226电连接的电容器cap中的数据可以是“1”，第三源极/漏极区226可以用作包括第一栅极结构212的晶体管的源极/漏极。数据“0”可以被施加到与用作晶体管的源极/漏极的第一源极/漏极区222电连接的位线bl。
49.参照图7，当第三栅极结构216处于导通状态时，来自第一源极/漏极区222和第二源极/漏极区224的电子可以移动到第一有源图案105的与第三栅极结构216相邻的部分。
50.参照图8，当第三栅极结构216再次处于关断状态时，已经移动到第一有源图案105的与第三栅极结构216相邻的部分的大部分电子可以返回到第一源极/漏极区222和第二源极/漏极区224。
51.然而，已经移动到第一有源图案105的与第三栅极结构216相邻的部分的一些电子可能移动到第三源极/漏极区226，因此，比存储在与第三源极/漏极区226电连接的电容器cap中的初始空穴少的空穴可以保留在电容器cap中。因此，电容器cap中的数据可能不被识别为“1”，而是被识别为“0”，这可以被称为“d1失败”。
52.在参照图3至图8示出的比较实施例中的晶体管结构中，由于相邻栅极结构的导通-关断操作，对存储在电容器中的数据的识别可能是错误的，然而，在根据一些示例实施例的晶体管结构中，可以减轻或防止发生数据识别错误。
53.即，根据一些示例实施例的晶体管可以包括位于第一有源图案105的上部并包含绝缘材料的第二隔离图案140，并且栅极结构210可以延伸穿过第一隔离图案120和第二隔离图案140。因此，例如，在延伸穿过第一隔离图案120的栅极结构210的导通-关断操作期间，电子不会从面对栅极结构210的第三源极/漏极区226移动到位于第三源极/漏极区226下方的第二隔离图案140，从而可以减轻或防止发生d0失败。
54.此外，在延伸穿过第二隔离图案140的栅极结构210之一的导通-关断操作期间，电子不会移动到围绕该栅极结构210的第二隔离图案140，从而可以减轻或防止发生d1失败。
55.栅极结构210的下部可以被不包含半导体材料而是包含绝缘材料的第一隔离图案120和第二隔离图案140围绕，因此包括栅极结构210之一和第一至第三源极/漏极区222、224和226中的位于该栅极结构210两侧的两者的每个晶体管可以进一步包括位于该栅极结构210的侧壁和下表面上的第一氧化物半导体图案160，第一氧化物半导体图案160包含富铟igzo，并且可以用作每个晶体管的沟道。
56.晶体管结构可以通过以下工艺形成。
57.例如，可以在衬底100上形成第一凹部110以在衬底100上限定第一有源图案105，可以在第一凹部110中形成第一隔离图案120，可以去除第一有源图案105的上部以形成第二凹部130，可以在第二凹部130中形成第二隔离图案140。
58.第三凹部150和第四凹部155可以分别形成为穿过第一隔离图案120以及穿过第一
有源图案105和第二隔离图案140，可以在第三凹部150和第四凹部155的底部和侧壁上形成第一氧化物半导体图案160，可以在第一氧化物半导体图案160上形成栅极结构210。可以通过在第一氧化物半导体图案160上形成栅极绝缘图案170，在第三凹部150的下部和第四凹部155的下部中形成沿垂直方向堆叠的第一栅电极180和第二栅电极190，以及在栅电极190上形成栅极掩模200以填充第三凹部150的上部和第四凹部155的上部来形成栅极结构210。
59.例如，可以将n型杂质掺杂到第一有源图案105的与栅极结构210相邻的上部，以形成第一至第三源极/漏极区222、224和226。在一些示例实施例中，可以去除第二隔离图案140的与栅极结构210相邻的上部以形成第五凹部，并且第一至第三源极/漏极区222、224和226可以分别形成在第五凹部中。
60.图9和图10分别是示出根据示例实施例的晶体管结构的俯视图和截面图，并且可以分别与图1和图2相对应。该晶体管结构可以包括与图1和图2中的元素基本相同或相似的元素，因此这里省略了对其的重复说明。
61.参考图9和图10，晶体管结构可以包括掩埋氧化物层230和位于掩埋氧化物层230上的第四氧化物半导体层240。此外，晶体管结构可以包括栅极结构210、第二氧化物半导体图案260和第三氧化物半导体图案280以及第一至第三源极/漏极区222、224和226。
62.掩埋氧化物层230可以包含氧化物(例如，氧化硅)。
63.像第一氧化物半导体图案160一样，第四氧化物半导体层240可以包含例如zto、izo、zno
x
、igzo、igso、氧化铟、sno2、tio
x
、zn
x
oynz、mg
x
znyoz、in
x
znyoa、in
x
gayznzoa、zr
x
inyznzoa、hf
x
inyznzoa、sn
x
inyznzoa、al
x
snyinzznaod、si
x
inyznzoa、zn
x
snyoz、al
x
znysnzoa、ga
x
znysnzoa、zr
x
znysnzoa和ingasio中的至少一种。在一些示例实施例中，第四氧化物半导体层240可以包含igzo。
64.第一凹部110可以形成在第四氧化物半导体层240上，第一隔离图案120可以形成在第一凹部110中。第二有源图案245可以由位于第四半导体层240上的第一隔离图案120限定。在一些示例实施例中，第二有源图案245可以在第三方向d3上延伸给定长度，并且多个第二有源图案245可以在第一方向d1和第二方向d2上彼此间隔开。即，第二有源图案245可以具有与第一有源图案105基本相同或相似的形状和布局。第二有源图案245可以包含igzo。
65.栅极结构210可以在第一方向d1上延伸穿过第二有源图案245和第一隔离图案120，并且多个栅极结构210可以在第二方向d2上彼此间隔开。
66.第一至第三源极/漏极区222、224和226可以形成在与栅极结构210相邻的第二有源图案245上。在一些示例实施例中，第一至第三源极/漏极区222、224和226可以包含例如金属、金属氮化物或金属硅化物。
67.第二氧化物半导体图案260可以围绕栅极结构的延伸穿过第二有源图案245的部分的侧壁和底表面，并且可以形成在第一至第三源极/漏极区222、224和226下方。
68.第三氧化物半导体图案280可以形成在第二有源图案245的与第一隔离图案120相邻的部分处，并且可以围绕第一隔离图案120的下表面和下侧壁。第三氧化物半导体图案280可以形成在第二源极/漏极区224和第三源极/漏极区226下方。
69.与第一氧化物半导体图案160一样，第二氧化物半导体图案260和第三氧化物半导体图案280可以包含例如zto、izo、zno
x
、igzo、igso、氧化铟、sno2、tio
x
、zn
x
oynz、mg
x
znyoz、
in
x
znyoa、in
x
gayznzoa、zr
x
inyznzoa、hf
x
inyznzoa、sn
x
inyznzoa、al
x
snyinzznaod、si
x
inyznzoa、zn
x
snyoz、al
x
znysnzoa、ga
x
znysnzoa、zr
x
znysnzoa和ingasio中的至少一种。
70.在一些示例实施例中，第二氧化物半导体图案260可以包含富铟igzo(富铟igzo)，第三氧化物半导体图案280可以包含富镓igzo(ga-rich igzo)。镓可以具有与氧的高反应性，因此富镓igzo可以具有高绝缘性，从而减少电子的移动。
71.在晶体管结构中，栅极结构210可以延伸穿过包含漏电流特性低于硅的漏电流特性的igzo的第二有源图案245，因此可以减轻或防止d1失败。此外，包含富铟igzo(其电流特性高于igzo的电流特性)的第二氧化物半导体图案260设置在栅极结构210的下表面和侧壁上，并且可以用作包括相应的栅极结构210和第一至第三源极/漏极区222、224和226中的两者的每个晶体管的沟道。
72.另外，包含富镓igzo的第三氧化物半导体图案280可以形成在第二有源图案245的与第一隔离图案120相邻的侧壁上，从而减轻或防止d0失败。
73.晶体管结构可以通过以下工艺形成。
74.例如，可以去除包括在绝缘体上硅(soi)衬底100中的上硅层以暴露掩埋氧化物层230，并且可以在掩埋氧化物层230上形成第四氧化物半导体层240。
75.可以在第四氧化物半导体层240上形成第一凹部110以限定第二有源图案245，可以进一步去除第二有源图案245的与第一凹部110相邻的一部分以扩大第一凹部110，并且可以通过例如原子层沉积(ald)工艺在扩大的第一凹部110的侧壁和底部上形成第三氧化物半导体图案280。可以在第三氧化物半导体图案280上形成第一隔离图案120以填充第一凹部110。
76.可以去除第二有源图案245的上部以形成第六凹部，并且可以在第六凹部中形成第二氧化物半导体图案260。
77.栅极结构210可以形成为穿过第一隔离图案120和第二氧化物半导体图案260，可以去除与栅极结构210相邻的第二有源图案245以及第二氧化物半导体图案260和第三氧化物半导体图案280的上部以形成第七凹部，并且可以在第七凹部中形成第一至第三源极/漏极区222、224和226。
78.图11是示出根据示例实施例的晶体管结构的截面图，并且可以与图10相对应。除了包括第五氧化物半导体层290而不是第四氧化物半导体层240，并且不包括第二氧化物半导体图案260之外，该晶体管结构可以与图9和图10的晶体管结构基本相同或相似。因此，这里省略了相同元素的重复说明。
79.参考图11，晶体管结构可以包括位于衬底100上的掩埋氧化物层230和位于掩埋氧化物层230上的第五氧化物半导体层290。晶体管结构可以进一步包括栅极结构210、第三氧化物半导体图案280以及第一至第三源极/漏极区222、224和226。
80.与第一氧化物半导体图案160一样，第五氧化物半导体层290可以包含例如zto、izo、zno
x
、igzo、igso、氧化铟、sno2、tio
x
、zn
x
oynz、mg
x
znyoz、in
x
znyoa、in
x
gayznzoa、zr
x
inyznzoa、hf
x
inyznzoa、sn
x
inyznzoa、al
x
snyinzznaod、si
x
inyznzoa、zn
x
snyoz、al
x
znysnzoa、ga
x
znysnzoa、zr
x
znysnzoa和ingasio中的至少一种。在一些示例实施例中，第五氧化物半导体层290可以包括例如富铟igzo。
81.第一凹部110可以形成在第五氧化物半导体层290上，并且第一隔离图案120可以
形成在第一凹部110中。可以由第一隔离图案120在第五氧化物半导体层290上限定第三有源图案295。在一些示例实施例中，第三有源图案295可以具有与第一有源图案105和第二有源图案245基本相同或相似的形状和布局。
82.栅极结构210可以在第一方向d1上延伸穿过第三有源图案295和第一隔离图案120，并且多个栅极结构210可以在第二方向d2上彼此间隔开。
83.第一至第三源极/漏极区222、224和226可以形成在与栅极结构210的侧壁相邻的第三有源图案295上。在一些示例实施例中，第一至第三源极/漏极区222、224和226可以包含导电材料，例如金属、金属氮化物或金属硅化物。
84.第三氧化物半导体图案280可以形成在第三有源图案295的与第一隔离图案120相邻的部分上，并且可以围绕第一隔离图案120的下表面和下侧壁。在一些示例实施例中，第三氧化物半导体图案280可以包含富镓igzo。
85.晶体管结构可以包括延伸穿过第三有源图案295的栅极结构210，第三有源图案295包含富铟igzo，富铟igzo的漏电流特性可以低于硅的漏电流特性，因此可以减轻或防止d1失败。富铟igzo的电流特性可以比igzo的电流特性高，因此可以用作沟道。
86.此外，包含富镓igzo的第三氧化物半导体图案280可以形成在第三有源图案295的与第一隔离图案120相邻的侧壁上，因此可以减轻或防止d0失败。
87.图12和图13分别是示出根据示例实施例的晶体管结构的俯视图和截面图，并且可以分别与图1和图2相对应。
88.除了包括代替第二隔离图案140的第三隔离图案330，并且还包括第六氧化物半导体图案310之外，该晶体管结构可以与图9和图10的晶体管结构基本相同或相似。因此，这里省略了相同元素的重复说明。
89.参照图12和图13，晶体管结构可以包括位于衬底100中的栅极结构210、第一氧化物半导体图案160以及第一至第三源极/漏极区222、224和226。另外，晶体管结构可以包括第三隔离图案330和第六氧化物半导体图案310。
90.可以在第一有源图案105上形成有第八凹部320，可以在第八凹部320中形成有第三隔离图案330。第三隔离图案330可以包含氧化物(例如，氧化硅)。
91.在一些示例实施例中，栅极结构210可以穿透第一隔离图案120、第一有源图案105和第三隔离图案330，并且第一氧化物半导体图案160可以形成在栅极结构210的侧壁和下表面上。
92.第一至第三源极/漏极区222、224和226可以形成在第一有源图案105的与围绕栅极结构210的第一氧化物半导体图案160的上侧壁相邻的上部。第一至第三源极/漏极区222、224和226可以在第三方向d3上彼此间隔开。在示例实施例中，第一至第三源极/漏极区222、224和226可以包含掺杂多晶硅或掺杂单晶硅。在一些示例实施例中，第一至第三源极/漏极区222、224和226可以包含导电材料(例如，金属、金属氮化物或金属硅化物)。
93.第六氧化物半导体图案310可以形成在第九凹部300的侧壁上，第九凹部300可以形成在第一有源图案105的在第三方向d3彼此面对的相对侧，并且可以与第一隔离图案120的侧壁接触。与第一氧化物半导体图案160一样，第六氧化物半导体层310可以包含例如zto、izo、zno
x
、igzo、igso、氧化铟、sno2、tio
x
、zn
x
oynz、mg
x
znyoz、in
x
znyoa、in
x
gayznzoa、zr
x
inyznzoa、hf
x
inyznzoa、sn
x
inyznzoa、al
x
snyinzznaod、si
x
inyznzoa、zn
x
snyoz、al
x
znysnzoa、
ga
x
znysnzoa、zr
x
znysnzoa和ingasio中的至少一种。在一些示例实施例中，第六氧化物半导体层310可以包含富镓igzo。
94.在晶体管结构中，位于第一有源图案105中的栅极结构210的一部分的侧壁和下表面可以被第三氧化物半导体图案330覆盖，从而减轻或防止d1失败。另外，第六氧化物半导体图案310可以形成在第一有源图案105的与位于第一隔离图案120中的栅极结构210的一部分相邻的侧壁上，从而减轻或防止d0失败。位于栅极结构210的下表面和侧壁上的第一氧化物半导体图案160可以包含富铟igzo，并且可以用作晶体管结构的沟道。
95.在下文中，示出了形成晶体管结构的方法。
96.图14和图15是示出根据示例实施例的形成晶体管结构的方法的俯视图。
97.可以在衬底100上形成第一凹部110以限定第一有源图案105，并且可以在第一凹部110中形成第一隔离图案120。
98.参照图14，可以在第一有源图案105和第一隔离图案120上形成第一蚀刻掩模340。
99.第一蚀刻掩模340可以包括暴露每个第一有源图案105在第三方向d3上的相对端和第一隔离图案120的位于第一有源图案105之间的部分的第一开口350。
100.可以使用第一蚀刻掩模340部分地蚀刻第一有源图案105和第一隔离图案120，因此可以在每个第一有源图案105的相对侧和第一隔离图案120的位于第一有源图案105之间的部分处形成第九凹部300(参考图13)。
101.可以通过例如ald工艺在第九凹部300的底部和侧壁上形成第六氧化物半导体图案310，并且第六氧化物半导体图案310可以被各向异性地蚀刻以保留在每个第一有源图案105的相对侧壁上。第一隔离图案120可以形成在第九凹部300的其余部分中。
102.参照图15，可以在第一有源图案105、第一隔离图案120和第六氧化物半导体图案310上形成第二蚀刻掩模360。
103.第二蚀刻掩模360可以包括第二开口370，第二开口370暴露在第一方向d1上相邻的第一有源图案105的一部分和第一隔离图案120的位于第一有源图案105之间的部分。
104.可以使用第二蚀刻掩模360部分地蚀刻第一有源图案105和第一隔离图案120，以在第一有源图案105的一部分并且在它们之间的第一隔离图案120的一部分处形成第八凹部320(参考图13)。
105.可以在第八凹部320中形成第三隔离图案330，并且栅极结构210可以形成为穿过第一隔离图案120和第三隔离图案330以及第一有源图案105。
106.可以去除第一有源图案105和第三隔离图案330的与栅极结构210相邻的上部以形成第十凹部，并且在第十凹部中可以形成第一至第三源极/漏极区222、224和226。在一些示例实施例中，n型杂质可以被掺杂到第一有源图案105的上部中，以形成第一至第三源极/漏极区222、224和226。
107.图16至图18是示出根据一些示例实施例的晶体管结构的截面图，并且可以与图13相对应。
108.除了第六氧化物半导体图案310的形状并且还包括绝缘图案380之外，晶体管结构可以与图15的晶体管结构基本相同或相似，因此这里省略了相同元素的重复说明。
109.参照图16，第六氧化物半导体图案310的上表面可以与第一隔离图案120的上表面基本共面，因此第六氧化物半导体图案310的上侧壁可以与第二源极/漏极区224的侧壁和
第三源极/漏极区226的侧壁接触。即，第六氧化物半导体图案310可以设置在位于多个第一有源图案105中的每一者的在第三方向d3上的相对端处的第二源极/漏极区224和第三源极/漏极区226的侧壁上。第六氧化物半导体图案310可以包含富镓igzo。第六氧化物半导体图案310可以与第二源极/漏极区224和第三源极/漏极区226中的每一者的侧壁直接地接触。
110.参照图17，绝缘图案380可以进一步形成在图15的第六氧化物半导体图案310的外侧壁上，并且可以与第一有源图案105的侧壁接触。绝缘图案380可以在第六氧化物半导体图案310与第一有源图案105之间。绝缘图案380可以与第二源极/漏极区224和第三源极/漏极区226中的每一者的下表面直接地接触。
111.参照图18，绝缘图案380可以进一步形成在图16的第六氧化物半导体图案310的外侧壁上，并且可以与第一有源图案105的侧壁以及第二氧化物半导体图案224的侧壁和第三氧化物半导体图案226的侧壁接触。
112.绝缘图案380可以包含氧化物(例如，氧化硅)，并且可以用作包含例如富镓igzo的第六氧化物半导体图案310与包含例如硅的第一有源图案105之间的缓冲。
113.图19至图35是示出根据示例实施例的制造半导体器件的方法的俯视图和截面图。图19、图21、图24、图28和图32是俯视图，并且图20、图22-图23、图25-图27、图29-图31和图33-图35中的每一者包括沿着相应俯视图中的线a-a’和b-b’截取的截面。
114.这种制造半导体器件的方法是将形成参照图1和图2或图9至图18所示的晶体管结构的方法应用于制造dram器件的方法。
115.在下文中，使用形成图1和图2的晶体管结构的方法制造dram器件的方法，因此这里省略重复的说明。
116.参考图19和图20，可以形成图1和图2的晶体管结构。因此，可以在衬底100上形成第一有源图案105、第一隔离图案120和第二隔离图案140、栅极结构210、第一氧化物半导体图案160以及第一至第三源极/漏极区222、224和226。
117.参照图21和图22，可以在第一有源图案105、第一隔离图案120和第二隔离图案140、第一氧化物半导体图案160和栅极结构210上形成绝缘层结构430。绝缘层结构430可以包括顺序地堆叠的第一绝缘层400、第二绝缘层410和第三绝缘层420。第一绝缘层400和第三绝缘层420可以包括例如诸如氧化硅的氧化物，第二绝缘层410可以包括例如氮化物(例如氮化硅)。
118.绝缘层结构430可以被图案化，并且可以将图案化后的绝缘层结构430用作蚀刻掩模来部分地蚀刻第一源极/漏极区222、第一隔离图案120、包括在栅极结构210中的栅极掩模200和第一氧化物半导体图案160，以形成第三开口440。在一些示例实施例中，图案化后的绝缘层结构430在俯视图中可以具有圆形或椭圆形的形状，并且多个绝缘层结构430可以在第一方向d1和第二方向d2上彼此间隔开。每个绝缘层结构430可以在与衬底300的上表面基本垂直的垂直方向上与相邻的第二源极/漏极区224和第三源极/漏极区226在第三方向d3上的端部交叠。
119.参照图23，可以在绝缘层结构430上顺序地堆叠第一导电层450、第一阻挡层460、第二导电层470和第一掩模层480，并且由第三开口440暴露的第一源极/漏极区222、第一隔离图案120、栅极结构210和第一氧化物半导体图案160以及第一导电层450、第一阻挡层460
和第二导电层470可以形成导电层结构。第一导电层450可以填充第三开口440。
120.第一导电层450可以包含例如掺杂多晶硅，第一阻挡层460可以包含例如金属硅氮化物(例如，氮化钛硅)，第二导电层470可以包含例如金属(例如，钨)，第一掩模层480可以包含例如氮化物(例如，氮化硅)。
121.参照图24和图25，可以在导电层结构上顺序地形成第一蚀刻停止层和第一覆盖层，第一覆盖层可以被蚀刻以形成第一覆盖图案585，并且可以将第一覆盖图案585用作蚀刻掩模顺序地蚀刻第一蚀刻停止层、第一掩模层480、第二导电层470、第一阻挡层460和第一导电层450。
122.在一些示例实施例中，第一覆盖图案585可以在第二方向d2上延伸，并且多个第一覆盖图案585可以在第一方向d1上彼此间隔开。
123.通过蚀刻工艺，可以在第三开口440上顺序地堆叠第一导电图案455、第一阻挡图案465、第二导电图案475、第一掩模485、第一蚀刻停止图案565和第一覆盖图案585，并且可以在位于第三开口440的外侧处的绝缘层结构430的第二绝缘层410上顺序地堆叠第三绝缘图案425、第一导电图案455、第一阻挡图案465、第二导电图案475、第一掩模485、第一蚀刻停止图案565和第一覆盖图案585。
124.在下文中，顺序地堆叠的第一导电图案455、第一阻挡图案465、第二导电图案475、第一掩模485、第一蚀刻停止图案565和第一覆盖图案585可以被称为位线结构595。位线结构595可以包括导电结构和绝缘结构，该导电结构包括顺序地堆叠的第一导电图案455、第一阻挡图案465和第二导电图案475，该绝缘结构位于导电结构上并且包括顺序地堆叠在导电结构上的第一掩模485、第一蚀刻停止图案565和第一覆盖图案585。在一些示例实施例中，位线结构595可以在衬底100上沿第二方向d2延伸，并且多个位线结构595可以在第一方向d1上彼此间隔开。
125.参考图26，可以在其上具有位线结构595的衬底300上形成第一间隔物层，并且可以在第一间隔物层上顺序地形成第四绝缘层和第五绝缘层。
126.第一间隔物层还可以覆盖位于第二绝缘层410上的位线结构595的一部分下方的第三绝缘图案425的侧壁，并且第五绝缘层可以填充第一开口440的其余部分。
127.第一间隔物层可以包含例如氮化物(例如，氮化硅)，第四绝缘层可以包含例如诸如氧化硅的氧化物，第五绝缘层可以包含例如氮化物(例如，氮化硅)。
128.可以通过蚀刻工艺蚀刻第四绝缘层和第五绝缘层。在一些示例实施例中，可以通过将磷酸、sc1和氢氟酸用作蚀刻溶液的湿法蚀刻工艺来执行该蚀刻工艺，并且可以去除除了第四绝缘层和第五绝缘层的位于第三开口440中的部分之外的第四绝缘层和第五绝缘层的其他部分。因此，第一间隔物层的表面的大部分(即，第一间隔物层的除了其在第三开口440中的部分之外的其他部分)可以被暴露，并且第四绝缘层和第五绝缘层的保留在第三开口440中的部分可以分别形成第四绝缘图案610和第五绝缘图案620。
129.可以在第三开口440中的第一间隔物层以及第四绝缘图案610和第五绝缘图案620的暴露表面上形成第二间隔物层，并且第二间隔物层可以被各向异性地蚀刻以在第一间隔物层以及第四绝缘图案610和第五绝缘图案620的表面上形成第二间隔物630，以覆盖位线结构595的侧壁。第二间隔物层可以包含例如氧化物(例如氧化硅)。
130.可以将第一覆盖图案585和第二间隔物630用作蚀刻掩模来执行干法蚀刻工艺，以
形成暴露第二源极/漏极区224的上表面和第三源极/漏极区226的上表面的第四开口640，并且第一隔离图案120的上表面和栅极掩模200的上表面也可以被第四开口640暴露。
131.通过干法蚀刻工艺，可以去除第一间隔物层的位于第一覆盖图案585的上表面和第二绝缘层410的上表面上的部分，因此可以形成第一间隔物600以覆盖位线结构595的侧壁。此外，在干法蚀刻工艺期间，第一绝缘层400和第二绝缘层410可以被部分地去除，并且第一绝缘图案405和第二绝缘图案415可以保留在位线结构595下方。顺序地堆叠在位线结构595下方的第一至第三绝缘图案405、415和425可以形成第一绝缘图案结构。
132.参考图27，可以在第一覆盖图案585的上表面、第二间隔物630的外侧壁、第四绝缘图案610和第五绝缘图案620的部分上表面以及由第四开口640暴露的第一源极/漏极区222、第一隔离图案120、栅极结构210和第一氧化物半导体图案160的上表面上形成第三间隔物层，并且第三间隔物层可以被各向异性地蚀刻以形成覆盖位线结构595的侧壁的第三间隔物650。第三间隔物层可以包含例如氮化物(例如，氮化硅)。
133.在基本平行于衬底300的上表面的水平方向上顺序地堆叠在位线结构595的侧壁上的第一间隔物600、第二间隔物630和第三间隔物650可以被称为初始间隔物结构660。
134.可以在衬底100上形成第一牺牲层以填充第四开口640，并且第一牺牲层可以被平坦化直到第一覆盖图案585的上表面被暴露以在第四开口640中形成第一牺牲图案680。
135.在一些示例实施例中，第一牺牲图案680可以在第二方向d2上延伸，并且多个第一牺牲图案680可以在第一方向d1上彼此间隔开。第一牺牲图案680可以包含氧化物(例如，氧化硅)。
136.参照图28和图29，可以在第一覆盖图案585、第一牺牲图案680和初级间隔物结构660上形成具有在第二方向d2上彼此间隔开的多个第五开口的第二掩模，多个第五开口中的每一者可以在第一方向d1上延伸，并且可以将第二掩模用作蚀刻掩模来蚀刻第一牺牲图案680。
137.在一些示例实施例中，每个第五开口可以在垂直方向上与栅极结构210之间的区域交叠。通过蚀刻工艺，可以在位线结构595之间形成暴露第一源极/漏极区222的上表面和第一隔离图案120的上表面的第六开口。
138.在去除第二掩模之后，可以形成下接触插塞层以填充第六开口，并且可以将下接触插塞层的上部平坦化，直到暴露出第一覆盖图案585、第一牺牲图案680和初始间隔物结构660的上表面。因此，下接触插塞层可以被转变成在位线结构595之间在第二方向d2上彼此间隔开的多个下接触插塞675。此外，在位线结构595之间在第二方向d2上延伸的第一牺牲图案680可以被下接触插塞675分成在第二方向d2上彼此间隔开的多个部分。
139.下接触插塞675可以包含例如掺杂多晶硅。
140.可以去除第一牺牲图案680以形成第七开口，并且可以形成第二覆盖图案685以填充第七开口。在一些示例实施例中，第二覆盖图案685可以在垂直方向上与栅极结构210交叠。第二覆盖图案685可以包含氮化物(例如，氮化硅)。
141.参考图30，可以去除下接触插塞675的上部，以暴露位于位线结构595的侧壁上的初始间隔物结构660的上部，并且可以去除被暴露的初始间隔物结构660的第二间隔物630和第三间隔物650的上部。
142.可以进一步去除下接触插塞675的上部。因此，下接触插塞675的上表面可以低于
第二间隔物630和第三间隔物650的最上表面。
143.可以在位线结构595、初始间隔物结构660、第二覆盖图案685和下接触插塞675上形成第四间隔物层，并且第四间隔物层可以被各向异性地蚀刻以形成第四间隔物690，第四间隔物690覆盖位线结构595在第一方向d1上的每个相对侧壁上的初始间隔物结构660的上部，使得下接触插塞675的上表面可以被暴露。
144.可以在下接触插塞675的暴露的上表面上形成金属硅化物图案700。在一些示例实施例中，可以通过在第一覆盖图案585和第二覆盖图案685、第四间隔物690和下接触插塞675上形成第一金属层；在第一金属层上执行热处理以执行硅化工艺，在硅化工艺中包含金属的第一金属层和包括硅的下接触插塞675彼此反应；并去除第一金属层的未反应部分来形成金属硅化物图案700。金属硅化物图案700可以包含例如硅化钴、硅化镍或硅化钛。
145.参考图31，可以在第一覆盖图案585和第二覆盖图案685、第四间隔物690和金属硅化物图案700上形成第二阻挡层730，并且可以在第二阻挡层730上形成第二金属层740以填充位线结构595之间的空间。
146.第二阻挡层730可以包含例如金属氮化物(例如氮化钛)，并且第二金属层740可以包含例如金属(例如钨)。
147.可以在第二金属层740上进一步执行平坦化工艺。该平坦化工艺可以包括化学机械抛光(cmp)工艺和/或回蚀工艺。
148.参照图32和图33，第二金属层740和第二阻挡层730可以被图案化以形成上接触插塞755，并且可以在上接触插塞755之间形成第八开口760。
149.可以通过部分地去除第一覆盖图案585和第二覆盖图案685、初始间隔物结构660和第四间隔物690以及第二金属层740和第二阻挡层730来形成第八开口760。
150.上接触插塞755可以包括第二金属图案745和覆盖第二金属图案745的下表面的第二阻挡图案735。在一些示例实施例中，上接触插塞755可以具有圆形、椭圆形、多边形或具有圆角的多边形的形状，并且多个上接触插塞755可以在俯视图中排列成例如蜂窝图案。
151.顺序地堆叠在衬底100上的下接触插塞675、金属硅化物图案700和上接触插塞755可以形成接触插塞结构。
152.参考图34，包括在由第八开口760暴露的初始间隔物结构660中的第二间隔物630可以被去除以形成气隙，可以在第八开口760的底部和侧壁上形成第六绝缘图案770，并且可以形成第七绝缘图案780以填充第八开口760的其余部分。
153.第六绝缘图案770和第七绝缘图案780均可以包含氮化物(例如，氮化硅)或氧化物(例如，氧化硅)，并且可以形成第二绝缘图案结构790。
154.气隙的顶端可以被第六绝缘图案770封闭，因此可以形成空气间隔物635。第一间隔物600、空气间隔物635和第三间隔物650可以形成间隔物结构665。
155.参考图35，可以在上接触插塞755和第二绝缘图案790上形成第二蚀刻停止层800，可以在第二蚀刻停止层800上形成模制层，并且可以穿过模制层和第二蚀刻停止层800形成第九开口以暴露上接触插塞755的上表面。
156.可以在第九开口中形成下电极层，并且下电极层可以被平坦化直到模制层的上表面被暴露，以在第九开口中形成具有柱状的下电极810。在一些示例实施例中，下电极810可以具有杯状或底部封闭的中空圆柱形。在一些示例实施例中，在俯视图中，多个下电极810
可以排列成蜂窝图案。
157.可以通过例如湿蚀刻工艺去除模制层，可以在下电极810的上表面和侧壁上形成电介质层820，并且可以在电介质层820上形成上电极830。顺序地堆叠的下电极810、电介质层820和上电极830可以形成电容器840。
158.下电极810可以包含例如金属、金属氮化物、金属硅化物或掺杂多晶硅，电介质层820可以包含例如金属氧化物，上电极830可以包含例如金属(例如氮化钛)或掺杂硅锗。
159.半导体器件可以通过上述工艺制造。
160.半导体器件可以具有以下结构特征。
161.半导体器件可以包括：由第一间隔图案120在衬底100上限定的第一有源图案105；位于第一有源图案105的上部处的第二隔离图案140；在第一方向d1上延伸穿过第一有源图案105和第一隔离图案120的栅极结构210，栅极结构210至少其下部可以延伸穿过第二隔离图案140；位于栅极结构210的下表面和侧壁上的包含富铟igzo的第一氧化物半导体图案160，并且第一氧化物半导体图案160与第一隔离图案120和第二隔离图案140至少部分地接触；位于第一有源图案105的与栅极结构210相邻的上部处的第一至第三源极/漏极区222、224和226；在第一源极/漏极区222上沿第二方向d2延伸的位线结构595；位于位线结构595的侧壁上的间隔物结构665；位于第二源极/漏极区224和第三源极/漏极区226中的每一者上的接触插塞结构675、700和755；以及位于接触插塞结构675、700和755上的电容器840。
162.在一些示例实施例中，多个栅极结构210可以在第二方向d2上彼此间隔开，并且多个第一有源图案105可以在第一方向d1和第三方向d3上彼此间隔开，每个第一有源图案105可以在第三方向d3上延伸给定长度。在第二方向d2上相邻的两个栅极结构210可以延伸穿过每个第一有源图案105。
163.在一些示例实施例中，包含富镓igzo的第二氧化物半导体图案280可以形成在每个第一有源图案105的位于第二源极/漏极区224和第三源极/漏极区226下方的侧壁上，第二源极/漏极区224和第三源极/漏极区226位于每个第一有源图案105在第三方向d3上的每个相对端的上部处。
164.在一些示例实施例中，第二氧化物半导体图案280可以与第二源极/漏极区224和第三源极/漏极区226中的每一者的侧壁接触。
165.在一些示例实施例中，第三隔离图案380可以形成在第二氧化物半导体图案280与有源图案105之间。
166.虽然已经参照本发明的一些示例实施例示出和描述了本发明构思，但是本领域普通技术人员将会理解，在不脱离由所附权利要求阐述的本发明构思的精神和范围的情况下，可以对其进行形式和细节上的各种改变。

技术特征：
1.一种晶体管结构，包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，并且所述栅极结构的至少下部延伸穿过所述第二隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟igzo并且至少部分地接触所述第一隔离图案和所述第二隔离图案；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。2.根据权利要求1所述的晶体管结构，其中，所述源极/漏极区的下表面与所述第二隔离图案的上表面接触。3.根据权利要求1所述的晶体管结构，其中，所述源极/漏极区包含掺杂多晶硅或掺杂单晶硅。4.根据权利要求1所述的晶体管结构，其中，所述源极/漏极区包含金属、金属氮化物或金属硅化物。5.根据权利要求1所述的晶体管结构，其中，所述第一隔离图案与所述第一氧化物半导体图案的上部和下部接触，并且所述第二隔离图案与所述第一氧化物半导体图案的下部接触。6.根据权利要求1所述的晶体管结构，其中，所述栅极结构是在第一方向上彼此间隔开的多个栅极结构中的一者，所述多个栅极结构中的每一者在与所述第一方向交叉的第二方向上延伸，所述第一方向和所述第二方向基本上平行于所述衬底的上表面，所述有源图案是在所述第二方向和第三方向上彼此间隔开的多个有源图案中的一者，所述第三方向平行于所述衬底的所述上表面并且与所述第二方向成锐角，所述多个有源图案中的每一者在所述第三方向上延伸给定长度，并且所述多个栅极结构中的两个栅极结构在所述第一方向上相邻并且延伸穿过所述多个有源图案中的相应有源图案。7.根据权利要求6所述的晶体管结构，其中，所述源极/漏极区包括在所述第三方向上依次排列的第一源极/漏极区、第二源极/漏极区和第三源极/漏极区，所述第一源极/漏极区、所述第二源极/漏极区和所述第三源极/漏极区分别位于所述有源图案的上部处，所述有源图案的上部与所述两个栅极结构相邻，并且所述晶体管结构还包括位于所述第一源极/漏极区和所述第三源极/漏极区中的每一者的侧壁上的第二氧化物半导体图案，所述第二氧化物半导体图案包含富镓igzo。8.根据权利要求7所述的晶体管结构，其中，所述第二氧化物半导体图案与所述第一源极/漏极区和所述第三源极/漏极区中的每一者的侧壁直接地接触。9.根据权利要求7所述的晶体管结构，所述晶体管结构还包括：第三隔离图案，所述第三隔离图案位于所述第二氧化物半导体图案与所述有源图案之间。10.根据权利要求9所述的晶体管结构，其中，所述第三隔离图案与所述第一源极/漏极
区和所述第三源极/漏极区中的每一者的侧壁直接地接触。11.一种晶体管结构，包括：有源图案，所述有源图案在衬底上由隔离图案限定并且包含igzo；栅极结构，所述栅极结构延伸穿过所述有源图案和所述隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述有源图案的与所述隔离图案相邻的部分的侧壁上并且包含富镓igzo；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。12.根据权利要求11所述的晶体管结构，所述晶体管结构还包括：第二氧化物半导体图案，所述第二氧化物半导体图案位于所述栅极结构的延伸穿过所述有源图案的部分的下表面和下侧壁上，并且包含富铟igzo。13.根据权利要求11所述的晶体管结构，其中，所述有源图案包含富铟igzo。14.根据权利要求11所述的晶体管结构，其中，所述源极/漏极区的下表面分别与所述第一氧化物半导体图案的上表面的相应部分接触。15.根据权利要求11所述的晶体管结构，其中，所述源极/漏极区包含金属、金属氮化物或金属硅化物。16.一种半导体器件，包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，所述栅极结构的至少下部在第一方向上延伸穿过第二隔离图案，所述第一方向基本平行于所述衬底的上表面；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟igzo并且至少部分地接触所述第一隔离图案和所述第二隔离图案；源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处；位线结构，所述位线结构位于一个所述源极/漏极区上并且在第二方向上延伸，所述第二方向基本上平行于所述衬底的上表面并且基本上垂直于所述第一方向；间隔物结构，所述间隔物结构位于所述位线结构的侧壁上；接触插塞结构，所述接触插塞结构位于一个所述源极/漏极区上；以及电容器，所述电容器位于所述接触插塞结构上。17.根据权利要求16所述的半导体器件，其中，所述栅极结构是在所述第二方向上彼此间隔开的多个栅极结构中的一者，所述有源图案是在所述第一方向上和第三方向上彼此间隔开的多个有源图案中的一者，所述第三方向基本平行于所述衬底的所述上表面并且与所述第一方向成锐角，所述多个有源图案中的每一者在所述第三方向上延伸给定长度，并且所述多个栅极结构中的在所述第二方向上相邻的两个栅极结构延伸穿过所述多个有源图案中的相应有源图案。18.根据权利要求17所述的半导体器件，其中，所述源极/漏极区包括在所述第三方向上依次排列的第一源极/漏极区、第二源极/漏极区和第三源极/漏极区，所述第一源极/漏极区、所述第二源极/漏极区和所述第三源极/
漏极区位于所述有源图案的与所述两个栅极结构相邻的上部处，所述位线结构位于所述第二源极/漏极区上，所述接触插塞结构位于所述第一源极/漏极区和所述第三源极/漏极区中的每一者上，并且所述半导体器件还包括位于所述第一源极/漏极区和所述第三源极/漏极区下方的多个有源图案中的每一者的侧壁上的第二氧化物半导体图案，所述第二氧化物半导体图案包含富镓igzo。19.根据权利要求18所述的半导体器件，其中，所述第二氧化物半导体图案与所述第一源极/漏极区和所述第三源极/漏极区中的每一者的侧壁直接地接触。20.根据权利要求18所述的半导体器件，所述半导体器件还包括：第三隔离图案，所述第三隔离图案位于所述第二氧化物半导体图案与所述有源图案之间。

技术总结
提供了一种晶体管结构和使用该晶体管结构的半导体器件。所述晶体管结构包括：有源图案，所述有源图案在衬底上由第一隔离图案限定；第二隔离图案，所述第二隔离图案位于所述有源图案的上部处；栅极结构，所述栅极结构延伸穿过所述有源图案和所述第一隔离图案，并且所述栅极结构的至少下部延伸穿过所述第二隔离图案；第一氧化物半导体图案，所述第一氧化物半导体图案位于所述栅极结构的下表面和侧壁上、包含富铟IGZO并且至少部分地接触所述第一隔离图案和所述第二隔离图案；以及源极/漏极区，所述源极/漏极区位于所述有源图案的与所述栅极结构相邻的上部处。所述栅极结构相邻的上部处。所述栅极结构相邻的上部处。


技术研发人员：李在弼 赵珉熙
受保护的技术使用者：三星电子株式会社
技术研发日：2022.12.29
技术公布日：2023/8/24