一种像素电路及一种像元复用双斜率积分数字化读出电路的制作方法

1.本发明属于集成电路设计技术领域，特别涉及一种像素电路以及一种像元复用双斜率积分数字化读出电路。


背景技术：

2.传统的列级adc读出电路架构，由于其架构限制，像素内单次存处理的电荷量较少，对长波及甚长波红外波段的实际电荷利用率极低，大大限制了长波、甚长波探测器温度灵敏度。而像素级adc数字读出电路通过数字积分技术的方法完成积分信号在数字域的累加，增大了像素电路的电荷存储量，充分利用了长波红外电荷并增大了像素电路的动态范围。
3.传统像素级adc焦平面读出电路由于每个像素内都需要集成一个多bit的计数器和存储器，使得每个像素单元的面积大大增加，传感器整体的空间分辨率降低，且由于像素大小的限制也无法做到更高的分辨率的数字化。


技术实现要素：

4.为了在有限的像元面积条件下，实现更高的动态范围，或者在实现动态范围的前提下减小对像元间距的需求，本发明提出一种像素电路，包括第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器、第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块、第一振荡器、第二振荡器、第三振荡器、第四振荡器、4
×
n位计数器、m位静态随机存取存储器、4
×
n位静态随机存取存储器；通过第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块分别控制第二光电探测器、第三光电探测器、第四光电探测器是与第一光电探测器并联后作为第一振荡器的输入端，还是分别作为第二振荡器、第三振荡器、第四振荡器的输入端；第一振荡器、第二振荡器、第三振荡器、第四振荡器与4
×
n位计数器连接；m位静态随机存取存储器用于读取并存储4
×
n位计数器前m位计数信息，4
×
n位静态随机存取存储器用于读取4
×
n位计数器的计数信息。
5.进一步的，第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块控制第二光电探测器、第三光电探测器、第四光电探测器的过程包括：
6.第一输入像元信号控制模块包括第一开关和第二开关，当第一开关闭合时第二光电探测器与第一光电探测器并联，当第二开关闭合时第二光电探测器作为第二振荡器的输入端；
7.第二输入像元信号控制模块包括第三开关和第四开关，当第三开关闭合时第三光电探测器与第一光电探测器并联，当第四开关闭合时第三光电探测器作为第三振荡器的输入端；
8.第三输入像元信号控制模块包括第五开关和第六开关，当第五开关闭合时第四光电探测器与第一光电探测器并联，当第六开关闭合时第四光电探测器作为第四振荡器的输
入端。
9.进一步的，第一开关、第三开关、第五开关由使能信号merge_n控制，当使能信号merge_n有效时，第一开关、第三开关、第五开关闭合；第二开关、第四开关、第六开关由使能信号merge_p控制，当使能信号merge_p有效时，第二开关、第四开关、第六开关闭合。
10.进一步的，当使能信号merge_n有效，即第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器并联后作为第一振荡器的输入端时，此时第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器计数周期合并；当使能信号merge_p有效时有效时，即第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别作为第一振荡器、第二振荡器、第三振荡器、第四振荡器的输入端时，第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别单独计数。
11.进一步的，通过外部控制信号outen_h控制第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器的合并计数周期是否结束，即当外部控制信号outen_h有效时，结束计数并将结果输入m位静态随机存取存储器；通过外部控制信号outen_l控制第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别计数是否结束，即当外部控制信号outen_l有效时，结束计数并将结果输入4
×
n位静态随机存取存储器。
12.进一步的，第一振荡器的输出端连接4
×
n位计数器的第0位计数单元，第二振荡器的输出端连接4
×
n位计数器的第n位计数单元，第三振荡器的输出端连接4
×
n位计数器的第2
×
n位计数单元，第四振荡器的输出端连接4
×
n位计数器的第3
×
n位计数单元。
13.本发明还提出一种像元复用双斜率积分数字化读出电路，该电路包括x+1
×
y+1的像素阵列，该像素阵列每一列的输出通过数据总线连接在一起，每一列包括y+1个像素电路，像素阵列中每一行的使用相同的控制信号来完成数据的写入与读出。
14.与现有技术相比本发明具有以下有益效果：
15.(1)通过加入输入像元信号控制模块使得像素间合理利用计数器资源，可缩小各像素的间距，实现更小尺寸的像元，从而实现更高的空间分辨率；
16.(2)通过四个像素合并计数周期，和四个像素单独计数周期的设置，可在四个像素合并计数时可实现更大的最大可存储电荷量，且在后续处理中分化了残余电荷值，减小了单个像素的残余电荷值。
附图说明
17.图1为本发明一种像素电路的结构示意图；
18.图2为本发明一种像元复用双斜率积分数字化读出电路结构示意图；
19.其中，a1、第一光电探测器；a2、第二光电探测器；a3、第三光电探测器；a4、第四光电探测器；c1、第一输入像元信号控制模块；c2、第二输入像元信号控制模块；c3、第三输入像元信号控制模块；o1、第一振荡器；o2、第二振荡器；o3、第三振荡器；o4、第四振荡器；s1、第一开关；s2、第二开关；s3、第三开关；s4、第四开关；s5、第五开关；s6、第六开关。
具体实施方式
20.下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于
本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
21.本发明提出一种像素电路，包括第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器、第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块、第一振荡器、第二振荡器、第三振荡器、第四振荡器、4
×
n位计数器、m位静态随机存取存储器、4
×
n位静态随机存取存储器；通过第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块分别控制第二光电探测器、第三光电探测器、第四光电探测器是与第一光电探测器并联后作为第一振荡器的输入端，还是分别作为第二振荡器、第三振荡器、第四振荡器的输入端；第一振荡器、第二振荡器、第三振荡器、第四振荡器与4
×
n位计数器连接；m位静态随机存取存储器用于读取并存储4
×
n位计数器前m位计数信息，4
×
n位静态随机存取存储器用于读取4
×
n位计数器的计数信息。
22.如图1所示，为本发明一种可缩短长波红外像素级数字读出电路像元间距的像素电路架构的较佳的实施电路图，即本发明中的一种像素电路，包括第一光电探测器a1、第二光电探测器a2、第三光电探测器a3、第四光电探测器a4，第一输入像元信号控制模块c1、第二输入像元信号控制模块c2、第三输入像元信号控制模块c3，第一振荡器o1、第二振荡器o2、第三振荡器o3、第四振荡器o4，4
×
n位计数器，m位静态随机存取存储器，4
×
n位静态随机存取存储器和数据总线，其中n和m分别为任意正整数。
23.在本实施例分钟，光电探测器用于将光信号转化为电流，第一光电探测器a1其输出端连接第一振荡器o1的输入端；第二光电探测器a2，其输出端连接第一信号控制模块c1的输入端；第三光电探测器a3，其输出端连接第二信号控制模块c2的输入端；第四光电探测器a4，其输出端连接第三信号控制模块c3的输入端。
24.本实施例中输入像元信号控制模块用于控制输入像元信号的电流的流出方向，第一输入像元信号控制模块c1的第一输出端连接第一振荡器o1，第二输出端连接第二振荡器o2，其中第一开关s1由使能信号merge_n控制，第二开关s2由使能信号merge_p控制；
25.第二输入像元信号控制模块c2的第一输出端连接第一振荡器o1，第二输出端连接第三振荡器o3，其中第三开关s3由使能信号merge_n控制，第四开关s4由使能信号merge_p控制；
26.第二输入像元信号控制模块c2的第一输出端连接第一振荡器o1，第二输出端连接第四振荡器o4，其中第五开关s5由使能信号merge_n控制，第六开关s6由使能信号merge_p控制；
27.当使能信号merge_n为有效信号，使能信号merge_p为无效信号时，第一开关s1、第三开关s3、第五开关s5闭合，第二开关s2、第四开关s4、第六开关s6断开，第一光电探测器a1、第二光电探测器a2、第三光电探测器a3、第四光电探测器a4的输出端全都连接到第一振荡器o1的输入端，此时为四个像素的合并计数周期；
28.当使能信号merge_n为无效信号，使能信号merge_p为有效信号时，第一开关s1、第三开关s3、第五开关s5断开，第二开关s2、第四开关s4、第六开关s6闭合，第一光电探测器a1、第二光电探测器a2、第三光电探测器a3、第四光电探测器a4的输出端分别连接到第一振荡器o1、第二振荡器o2、第三振荡器o3、第四振荡器o4的输入端，此时为四个像素的单独计数周期。
29.本实施例中振荡器用于将接收的电流信号转化为频率信号，第一振荡器o1的输出端连接4
×
n位计数器的第0位计数单元；第二振荡器o2的输出端连接4
×
n位计数器的第n位计数单元；第三振荡器o3的输出端连接4
×
n位计数器的第2
×
n位计数单元；第四振荡器o4的输出端连接4
×
n位计数器的第3
×
n位计数单元。
30.本实施例中4
×
n位计数器用于对振荡器输出的脉冲信号进行计数，4
×
n位计数器的输出端连接4
×
n位静态随机存取存储器的输入端，在外部控制信号outen_h为有效信号时，即四个像素单独计数周期结束，4
×
n位计数器的数据信息导出到4
×
n位静态随机存取存储器；4
×
n位计数器的前m位计数器的第二输出端连接m位静态随机存取存储器的输入端，在外部控制信号outen_l为有效信号时，即四个像素合并计数周期结束，所述4
×
n位计数器的前m位计数器的数据信息导出到4
×
n位静态随机存取存储器。
31.本实施例中静态随机存取存储器用于保存所述计数器的的计数内容，其中m位静态随机存取存储器和4
×
n位静态随机存取存储器的输出端连接数据总线的输入端，在控制信号控制下，将四个像素合并计数周期时的计数值和四个像素单独计数周期时的计数值进行输出。
32.由于m位sram统计的是4个像素输入的总电流值，其可以实现远大于n位的数据量，如在m＝n+6时，m位sram统计统计的数据量就是4个像素单独计数的数据量的2
(6-2)
倍，而这部分每增加一位小小的静态随机存取存储器单元，就能达到翻倍的数据量，使整体的像素内最大可存储电荷量增大，以及adc分辨率增加。
33.如图2所示，本发明实施例提供的较佳的一种可缩短长波红外像素级数字读出电路像元间距的像素电路架构的总体像素阵列框架图，即一种像元复用双斜率积分数字化读出电路，其包括多个探测单元(像素)，以及多条输出到像素阵列外的数据总线，每四个相邻的小探测单元组合成一个小像素阵列，共用部分计数器资源，其输出的数据总线就有(4n+m)bit。
34.一种像元复用双斜率积分数字化读出电路的像素阵列包括x+1条数据总线，即outsc0、outsc1、outsc2、
…
、outsc(x-1)、outscx，每列探测单共用一条数据总线，即第1列探测单元共用数据总线outsc0，第2列探测单元共用数据总线outsc1，第3列探测单元共用数据总线outsc2，
…
，第x列探测单元共用数据总线outsc(x-1)，第x+1列探测单元共用数据总线outscx，对应的数据总线与每个小像素阵列中的移位寄存器连接。
35.在每一个小像素阵列中，第一光电探测器a1探测单元的左方为第四光电探测器a4探测单元，下方为第二光电探测器a2探测单元，第二光电探测器a2探测单元的左方为第三光电探测器a3探测单元，每一行的小像素阵列用相同的控制信号来完成数据的写入与读出，来实现对像素信号的读取。整体像素阵列可通过相同的控制积分开始等信号，来完成全局快门的工作方式。
36.以上所举实施例，对本发明的目的、技术方案和优点进行了进一步的详细说明，所应理解的是，以上所举实施例仅为本发明的优选实施方式而已，并不用以限制本发明，凡在本发明的精神和原则之内对本发明所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种像素电路，其特征在于，包括第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器、第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块、第一振荡器、第二振荡器、第三振荡器、第四振荡器、4
×
n位计数器、m位静态随机存取存储器、4
×
n位静态随机存取存储器；通过第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块分别控制第二光电探测器、第三光电探测器、第四光电探测器是与第一光电探测器并联后作为第一振荡器的输入端，还是分别作为第二振荡器、第三振荡器、第四振荡器的输入端；第一振荡器、第二振荡器、第三振荡器、第四振荡器与4
×
n位计数器连接；m位静态随机存取存储器用于读取并存储4
×
n位计数器前m位计数信息，4
×
n位静态随机存取存储器用于读取4
×
n位计数器的计数信息。2.根据权利要求1所述的一种像素电路，其特征在于，第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块控制第二光电探测器、第三光电探测器、第四光电探测器的过程包括：第一输入像元信号控制模块包括第一开关和第二开关，当第一开关闭合时第二光电探测器与第一光电探测器并联，当第二开关闭合时第二光电探测器作为第二振荡器的输入端；第二输入像元信号控制模块包括第三开关和第四开关，当第三开关闭合时第三光电探测器与第一光电探测器并联，当第四开关闭合时第三光电探测器作为第三振荡器的输入端；第三输入像元信号控制模块包括第五开关和第六开关，当第五开关闭合时第四光电探测器与第一光电探测器并联，当第六开关闭合时第四光电探测器作为第四振荡器的输入端。3.根据权利要求2所述的一种像素电路，其特征在于，第一开关、第三开关、第五开关由使能信号merge_n控制，当使能信号merge_n有效时，第一开关、第三开关、第五开关闭合；第二开关、第四开关、第六开关由使能信号merge_p控制，当使能信号merge_p有效时，第二开关、第四开关、第六开关闭合。4.根据权利要求3所述的一种像素电路，其特征在于，当使能信号merge_n有效，即第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器并联后作为第一振荡器的输入端时，此时第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器计数周期合并；当使能信号merge_p有效时有效时，即第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别作为第一振荡器、第二振荡器、第三振荡器、第四振荡器的输入端时，第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别单独计数。5.根据权利要求4所述的一种像素电路，其特征在于，通过外部控制信号outen_h控制第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器的合并计数周期是否结束，即当外部控制信号outen_h有效时，结束计数并将结果输入m位静态随机存取存储器；通过外部控制信号outen_l控制第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器分别计数是否结束，即当外部控制信号outen_l有效时，结束计数并将结果输入4
×
n位静态随机存取存储器。6.根据权利要求1所述的一种像素电路，其特征在于，第一振荡器的输出端连接4
×
n位
计数器的第0位计数单元，第二振荡器的输出端连接4
×
n位计数器的第n位计数单元，第三振荡器的输出端连接4
×
n位计数器的第2
×
n位计数单元，第四振荡器的输出端连接4
×
n位计数器的第3
×
n位计数单元。7.一种像元复用双斜率积分数字化读出电路，其特征在于，该电路包括x+1
×
y+1的像素阵列，该像素阵列每一列的输出通过数据总线连接在一起，每一列包括y+1个权利要求1所述的一种像素电路，像素阵列中每一行的使用相同的控制信号来完成数据的写入与读出。

技术总结
本发明属于集成电路设计技术领域，特别涉及一种像素电路以及一种像元复用双斜率积分数字化读出电路，像素电路包括第一光电探测器、第二光电探测器、第三光电探测器、第四光电探测器、第一输入像元信号控制模块、第二输入像元信号控制模块、第三输入像元信号控制模块、第一振荡器、第二振荡器、第三振荡器、第四振荡器、4


技术研发人员：黄文刚 廖潇辉 周翔宇 曾岩 周亮 彭超
受保护的技术使用者：中国电子科技集团公司第二十四研究所
技术研发日：2023.05.26
技术公布日：2023/8/23