电平转换电路、硅基有机发光微型显示面板及显示装置的制作方法

1.本发明涉及显示技术领域，尤其涉及一种电平转换电路、硅基有机发光微型显示面板及显示装置。


背景技术：

2.为了降低成本并兼顾较高的驱动能力，通常需要对低电压进行电平转换以实现高电压输出，或者，不同电压芯片之间进行通信时存在电平不匹配的问题，如果两个芯片的之间压差过大会导致芯片损坏，此时也通常设置电平转换电路以使得两个芯片的电压一致。然而，目前的电平转换电路普遍存在功耗过高以及可靠性差的问题。


技术实现要素：

3.本发明提供了一种电平转换电路、硅基有机发光微型显示面板及显示装置，以降低电平转换电路的功耗以及提高其可靠性。
4.根据本发明的一方面，提供了一种电平转换电路，包括：信号输入模块和信号转换模块；
5.所述信号转换模块包括交叉耦合单元、第一开关单元和第二开关单元；
6.所述交叉耦合单元与第一电源端电连接；所述交叉耦合单元还与所述第一开关单元的第一端电连接于第一节点，以及与所述第二开关单元的第一端电连接于第二节点；所述第一节点和所述第二节点中的至少一者为所述电平转换电路的信号输出端；
7.所述第一开关单元的控制端与偏压信号端电连接；所述第一开关单元的第二端与所述第二开关单元的控制端电连接于第三节点；所述第二开关单元的第二端与第二电源端电连接；
8.所述信号输入模块电连接于所述第三节点；所述信号输入模块用于控制第三节点的信号的输入；
9.所述第一开关单元用于在所述偏压信号端的偏压信号和所述第三节点的信号的控制下导通或关闭；
10.所述第二开关单元用于在所述第三节点的信号和所述第二电源端的第二电源信号的控制下导通或关闭；
11.其中，所述第一开关单元与所述第二开关单元的导通时间不交叠。
12.根据本发明的另一方面，提供了一种硅基有机发光微型显示面板，包括上述的电平转换电路。
13.根据本发明的另一方面，提供了一种显示装置，包括上述的硅基有机发光微型显示面板。
14.应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
15.为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
16.图1是现有技术中的一种电平转换电路的结构示意图；
17.图2是与图1对应的一种电平转换电路的驱动时序图；
18.图3本发明实施例提供的一种电平转换电路的结构示意图；
19.图4是本发明实施例提供的另一种电平转换电路的结构示意图；
20.图5是本发明实施例提供的一种电平转换电路的驱动时序图；
21.图6是本发明实施例提供的又一种电平转换电路的结构示意图；
22.图7是本发明实施例提供的又一种电平转换电路的驱动时序图；
23.图8是本发明实施例提供的一种电平转换电路的膜层结构示意图；
24.图9是本发明实施例提供的一种电平转换电路的俯视结构示意图；
25.图10是本发明实施例提供的一种硅基有机发光微型显示面板的结构示意图；
26.图11是本发明实施例提供的一种显示装置的结构示意图。
具体实施方式
27.为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
28.需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
29.图1是现有技术中的一种电平转换电路的结构示意图，如图1所示，该电平转化电路包括由第一反相器11
′
和第二反相器12
′
构成的低压输入部分10
′
，以及由第一开关21
′
、第二开关22
′
、第三开关23
′
和第四开关24
′
构成的电压转换部分20
′
。第一反相器11
′
的输入端接收输入电压vin
′
，第二反相器12
′
的输入端与第一反相器11
′
的输出端电连接，第一反相器11
′
的第一电源端和第二反相器12
′
的第一电源端均与第二电压源vdd2
′
电连接，第一反相器11
′
的第二电源端和第二反相器12
′
的第二电源端均与接地信号端gnd
′
电连接。第三开关23
′
的第一端和第四开关24
′
的第一端均与第一电压源vdd1
′
电连接，第三开关23
′
的第二端与第一开关21
′
的第一端电连接于第三节点n3
′
，第四开关24
′
的第二端与第二开关22
′
的第一端电连接于第四节点n4
′
，第三开关23
′
的控制端电连接于第四节点n4
′
，第四开关
24
′
的控制端电连接于第三节点n3
′
，即第三开关23
′
和第四开关24
′
可以构成交叉耦合电路。第三节点n3
′
可以作为电平转换电路的第一输出端out1
′
，第四节点n4
′
可以作为电平转换电路的第二输出端out2
′
。第一开关21
′
的控制端与第一反相器11
′
输出端电连接于第一节点n1
′
，第二开关22
′
的控制端与第二反相器12
′
的输出端电连接于第二节点n2
′
，第一开关21
′
的第二端和第二开关22
′
的第二端均与接地信号端vss
′
电连接。该电平转换电路能够将具有较低电压的输入电压vin
′
转换为较高的电压进行输出。
30.在图1提供的结构中，第一开关21
′
和第二开关22
′
分别通过不同的走线连接低压输入部分10
′
，走线占用的面积较大。
31.图2是与图1对应的一种电平转换电路的驱动时序图，其中，v_vdd1
′
为较高的第一电压源vdd1
′
的电压信号，v_vdd2
′
为较低的第二电压源vdd2
′
的电压信号。结合参考图1和图2，在输入电压vin
′
由v_gnd
′
（gnd
′
的电压）上升至v_vdd2
′
的阶段中，当输入电压vin
′
上升到第一反相器11
′
的翻转点，即t1
′
时刻时，第一节点n1
′
的电位v_n1
′
开始下降，直至第一节点n1
′
的电位v_n1
′
下降至第二反相器12
′
的翻转点，即t2
′
时刻时，第二节点n2
′
的电位v_n2
′
开始上升，此时，第一节点n1
′
的电位v_n1
′
可能还不足以控制第一开关21
′
关闭；当第二节点n2
′
的电位v_n2
′
上升至能够控制第二开关22
′
导通的电压，即t3
′
时刻时，第二开关22
′
开始导通，下拉第四节点n4
′
的电位（即第二输出端out2
′
的电压v_out2
′
），直至第四节点n4
′
的电位下降至v_vss
′
，以及第一节点n1
′
的电位v_n1
′
下降至能够控制第一开关21
′
关闭的电压时，即t4
′
时刻，第一开关21
′
关闭，第三节点n3
′
的电位v_n3
′
开始上升，直至上升至v_vdd1
′
。在此阶段中，会存在第四节点n4
′
的电位下降至能够控制第三开关23
′
导通的时刻，会因第一开关21
′
还未完全关闭，使得第三节点n3
′
存在控制第四开关24
′
导通的电压，即第四开关24
′
还未处于关闭状态。如此，在输入电压vin
′
由v_gnd
′
向v_vdd2
′
变化的过程中，存在第一开关21
′
、第二开关22
′
、第三开关23
′
和第四开关24
′
同时导通的时段，使得从第一电压源vdd1
′
经第三开关23
′
和第一开关21
′
到接地信号端vss
′
之间的第一线路形成电流通路，其电流波形如图2中的曲线id1
′
所示，同时，从第一电压源vdd1
′
经第四开关24
′
和第二开关22
′
到接地信号端vss
′
之间的第二线路同样会形成电流通路，其电流波形如图2中的曲线id2
′
所示。
32.同样的，在输入电压vin
′
由v_vdd2
′
下降至v_gnd
′
的阶段中，当输入电压vin
′
下降至第一反相器11
′
的翻转点，即t5
′
时刻时，第一节点n1
′
的电位v_n1
′
开始上升，直至第一节点n1
′
的电位v_n1
′
上升至第二反相器12
′
的翻转点，即t6
′
时刻时，第二节点n2
′
的电位v_n2
′
开始下降，此时，第二节点n2
′
的电位可能还不足以控制第二开关22
′
关闭。当第一节点n1
′
的电位v_n1
′
上升至能够控制第一开关21
′
导通的电压，即t7
′
时刻时，第一开关21
′
开始导通，下拉第三节点n3
′
的电位v_n3
′
（即第一输出端out1
′
的电压v_out1
′
），直至第三节点n3
′
的电位v_n3
′
下降至v_vss
′
，以及第二节点n2
′
的电位v_n2
′
下降至能够控制第二开关22
′
关闭的电位时，即t8
′
时刻，第二开关22
′
关闭，第四节点n4
′
的电位v_n4
′
开始上升，直至上升至v_vdd1
′
。在此阶段中，会存在第三节点n3
′
的电位v_n3
′
下降至能够控制第四开关24
′
导通时，会因第二开关22
′
还未完全关闭，使得第四节点n4
′
存在控制第三开关23
′
导通的电压，即第三开关23
′
还未处于关闭状态。如此，在输入电压vin
′
由v_vdd2
′
向v_gnd
′
变化的过程中，存在第一开关21
′
、第二开关22
′
、第三开关23
′
和第四开关24
′
同时导通的时段，使得从第一电压源vdd1
′
经第三开关23
′
和第一开关21
′
到接地信号端vss
′
之间的第一线路
形成电流通路，其电流波形如图2中的曲线id1
′
所示，同时，从第一电压源vdd1
′
经第四开关24
′
和第二开关22
′
到接地信号端vss
′
之间的第二线路同样会形成电流通路，其电流波形如图2中的曲线id2
′
所示。
33.如此，在输入电压vin
′
的上升阶段和下降阶段，即在输入电压vin
′
进行高电平至低电平的翻转或者进行低电平至高电平的翻转的过程中，存在第一开关21
′
、第二开关22
′
、第三开关23
′
和第四开关24
′
同时导通的阶段，使得第一线路和第二线路存在同时形成电流通路的阶段，例如t3
′
～t4
′
阶段和t7
′
～t8
′
阶段，在该两个阶段，由于第一线路和第二线路同时形成电流通路，造成电平转换电路进行电平转换时的功耗较大。
34.为解决上述技术问题，本发明实施例提供一种电平转换电路，包括信号输入模块和信号转换模块；信号转换模块包括交叉耦合单元、第一开关单元和第二开关单元；交叉耦合单元与第一电源端电连接；交叉耦合单元还与第一开关单元的第一端电连接于第一节点，以及与第二开关单元的第一端电连接于第二节点；第一节点和第二节点中的至少一者为电平转换电路的信号输出端；第一开关单元的控制端与偏压信号端电连接；第一开关单元的第二端与第二开关单元的控制端电连接于第三节点；第二开关单元的第二端与第二电源端电连接；信号输入模块电连接于所述第三节点；信号输入模块用于控制第三节点的信号的输入；第一开关单元用于在偏压信号端的偏压信号和第三节点的信号的控制下导通或关闭；第二开关单元用于在第三节点的信号和第二电源端的第二电源信号的控制下导通或关闭；其中，第一开关单元与第二开关单元的导通时间不交叠。
35.以上是本发明的核心思想，基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。以下将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整的描述。
36.图3为本发明实施例提供的一种电平转换电路的结构示意图，如图3所示，该电平转换电路01包括：信号输入模块10和信号转换模块20；信号转换模块20包括交叉耦合单元21、第一开关单元22和第二开关单元23；交叉耦合单元21与第一电源端v1电连接；交叉耦合单元21还与第一开关单元22的第一端电连接于第一节点n1，以及与第二开关单元23的第一端电连接于第二节点n2；第一节点n1和第二节点n2中的至少一者为电平转换电路01的信号输出端；第一开关单元22的控制端与偏压信号端vbias电连接；第一开关单元22的第二端与第二开关单元23的控制端电连接于第三节点n3；第二开关单元23的第二端与第二电源端v2电连接；信号输入模块10电连接于第三节点n3。其中，第一电源端v1用于提供第一电压v1，第二电源端v2用于提供第二电压v2，偏压信号端vbias用于提供偏压信号v
bias
，并且，第一电压v1大于第二电压v2；可选地，第二电压v2可以为接地信号。
37.交叉耦合单元21用于根据第一节点n1的电位，控制第一电源端v1的第一电压v1向第二节点n2传输的传输路径，以及根据第二节点n2的电位，控制第一电压v1向第一节点n1传输的传输路径；信号输入模块10用于控制第三节点n3的信号；第一开关单元22用于在偏压信号端vbias的偏压信号v
bias
和第三节点n3的信号的控制下导通或关闭；第二开关单元23用于在第三节点n3的信号和第二电源端v2的第二电压v2的控制下导通或关闭；并且，第一开关单元22与第二开关单元23的导通时间不交叠。
38.具体的，由于第一开关单元22的第二端与第二开关单元23的控制端电连接于第三节点n3，此时，通过设置信号输入模块10的输出端电连接于第三节点n3，从而不必设置信号
输入模块分别10与第一开关单元22和第二开关单元23电连接，简化了电路结构的设置。同时，第一开关单元22的控制端与偏压信号端vbias连接，使得偏压信号v
bias
与第三节点n3的信号相结合，以控制第一开关单元22的导通或断开；而第二开关单元23的导通或断开可由第三节点n3的信号和第二电压v2控制。如此，通过第三节点n3的信号、偏压信号v
bias
和第二电压v2，控制第一开关单元22的导通时间和第二开关单元23的导通时间不交叠，以保证第一开关单元22和第二开关单元23不会存在同时导通的状态。
39.可以理解的是，在进行电平转换的过程中，电平转换电路的信号输入端in提供的输入信号经过信号输入模块10后会转换为第三节点n3的信号输出，且第三节点n3的信号的变化情况可以与信号输入端in提供的输入信号的变化情况一致，即信号输入端in提供的输入信号由低电压向高电压转换的过程中，信号输入模块10向第三节点n3提供的信号也会由低电压向高电压转换；或者，第三节点n3的信号的变化情况也可以与信号输入端in提供的输入信号的变化情况相反，即信号输入端in提供的输入信号由低电压向高电压转换的过程中，信号输入模块10向第三节点n3提供的信号会由高电压向低电压转换。在能够实现本发明实施例的核心发明点的前提下，本发明实施例对信号输入端in提供的输入信号与信号输入模块10向第三节点n3提供的信号的变化情况是否一致不做具体限定。为便于描述，在没有特殊限定的前提下，本发明实施例均以信号输入端in提供的输入信号与信号输入模块10向第三节点n3提供的电源信号的变化情况一致为例，对本发明实施例的技术方案进行实例性的说明。
40.示例性的，以第一开关单元22和第二开关单元23的导通条件均为其控制端的电压与其第二端的电压之间的电压差大于或等于其阈值电压，即其控制端的电压为较高电压时导通为例。在信号输入模块10向第三节点n3提供的信号由低电压向高电压的变化时，可以设置值偏压信号端vbias的偏压信号v
bias
为较低的电压，使得第一开关单元22的控制端与其第二端之间的电压差小于第一开关单元22的第一阈值电压vth1，不再满足其导通条件，第一开关单元22处于断开状态，此时，第一开关单元22不再下拉第一节点n1的电位，第一电源端v1的第一电压v1的信号通过交叉耦合单元21传输至第一节点n1后，第一节点n1的电位升高。接着，第三节点n3的信号与第二电源端v2的第二电压v2之间的电压差等于第二开关单元23的第二阈值电压vth2，则第二开关单元23开始导通，第二开关单元23下拉第二节点n2的电位，直至第二节点n2的电位与第二电压v2保持一致；并且，第一开关单元22在第三节点n3的信号翻转时已经处于断开状态，第一节点n1的电位会由交叉耦合单元21上拉至与第一电源端v1的第一电压v1一致的高电压，此时，会使得第一节点n1的电位与第二节点n2的电位的变化趋势相反。如此，在控制第一开关单元22关闭后，再控制第二开关单元23开始导通，能够防止在第二开关单元23导通时，存在从第一电源端v1经由交叉耦合单元21和第一开关单元22到第三节点n3的电流通路。
41.同样的，在第三节点n3的信号开始由高电压向低电压的翻转时，第二开关单元23处于导通状态，第二节点n2的电位被下拉至与第二电源端v2的第二电压v2保持一致；此时，第三节点n3的信号还未下降的足够低，使得第一开关单元22的控制端与其第二端之间的电压差不满足其导通条件，第一开关单元22仍处于断开状态，第一开关单元22不能下拉第一节点n1的电位，第一电源端v1的第一电压v1通过交叉耦合单元21传输至第一节点n1后，第一节点n1仍保持为第一电压v1的信号。接着，随着第三节点n3的信号的电压持续降低下，其
与第二电源端v2的第二电压v2之间的电压差小于第二开关单元23的第二阈值电压vth2时，第二开关单元23断开，第二节点n2的电位开始升高，直至第二节点n2的电位与第一电压v1保持一致；随着第三节点n3的信号的电压下降，使得第一开关单元22的控制端的偏压信号v
bias
与其第二端的第三节点n3的信号的电压差满足其导通条件，第一开关单元22处于导通状态，使得第一节点n1的电位开始降低，直至降低至与第二电压v2保持一致，即第一节点n1的电位与第二节点n2的电位的变化趋势依旧相反。如此，当在第二开关单元23导通之前，控制第一开关单元22处于关闭状态，直至第二开关单元23完全关闭之后，控制第一开关单元22导通，能够在第一开关单元22导通时，防止从第一电源端v1经由交叉耦合单元21和第二开关单元23到第三节点n3的电流通路存在。
42.需要说明的是，第一节点n1和第二节点n2中的至少一者为电平转换电路01的信号输出端，即电平转换电路01可以包括一个信号输出端或两个信号输出端。当电平转换电路01包括一个信号输出端时，可以根据电平转换电路01的信号输出端与信号输入端in提供的第三节点n3的信号之间的关系，确定第一节点n1或第二节点n2为该电平转换电路的信号输出端，例如，当电平转换电路01的信号输出端与信号输入端in提供的第三节点n3的信号的变化趋势相同时，即第三节点n3的信号为高电压时，电平转换电路01的信号输出端需要输出更高电平的信号，可以将第一节点n1作为电平转换电路01的信号输出端（第一信号输出端out1）；而当电平转换电路01的信号输出端与信号输入端in提供的第三节点n3的信号的变化趋势相反时，可以将第二节点n2作为电平转换电路的信号输出端（第二信号输出端out2）。或者，当电平转换电路01可以包括两个信号输出端时，第一节点n1和第二节点n2可以分别为电平转换电路01的两个信号输出端，即第一信号输出端out1和第二信号输出端out2，此时，可以根据需要分别控制第一信号输出端out1和第二信号输出端out2输出大小不同的信号。
43.为便于描述，在没有特殊限定的前提下，本发明实施例均以电平转换电路可以包括两个信号输出端为例，对本发明实施例的技术方案进行实例性的说明。
44.本实施例，通过控制第一开关单元与第二开关单元的导通时间不交叠，在第三节点n3的信号由低电压向高电压的翻转时，第一开关单元所在线路不会形成电流通路，在第三节点n3的信号由高电压至低电压的翻转时，第二开关单元所在线路不会形成电流通路，从而不存在两个线路同时形成电流通路的情况，可以使得第一节点的电位和第二节点的电位不受彼此的影响而保持相对稳定，从而使得第一输出端和第二输出端输出信号的电压相对稳定，提高了输出信号的准确度。另外，两个线路不同时形成电流通路可以有效降低电平转换电路进行电平转换时的功耗，并且由于第一开关单元在第二开关单元导通前关闭，可以使得第二节点电位的上拉速度加快，提高电平转换的速度，能够有效提高电平转换电路输出信号的驱动能力。
45.可以理解的是，交叉耦合单元21、第一开关单元22和第二开关单元23的具体结构可以根据需要进行设置，本发明实施例对此不做具体限定，以下以典型的示例分别对交叉耦合单元21、第一开关单元22和第二开关单元23的具体结构进行示例性的说明。
46.在一可选的实施例中，如图3所示，信号输入模块10还可以与第三电源端v3和第四电源端v4电连接，第三电源端v3用于提供第三电压v3，第四电源端v4用于提供第四电压v4，其中第三电压v3高于第四电压v4；可选地，第四电压v4可以为接地电压。此时，信号输入模
块10给第三节点n3提供的信号的电压域可以为第三电压v3到第四电压v4。当信号输入模块10向第三节点n3提供的电压从第三电压v3到第四电压v4变化时，第三节点n3的信号由高电压向低电压的翻转；当信号输入模块10向第三节点n3提供的电压从第四电压v4到第三电压v3变化时，第三节点n3的信号由低电压向高电压的翻转。
47.可选的，图4是本发明实施例提供的另一种电平转换电路的结构示意图，参考图4，第一开关单元22包括第一晶体管m1；第二开关单元23包括第二晶体管m2；第一晶体管m1的栅极与偏压信号端vbias电连接，第一晶体管m1的源极电连接于第三节点n3，第一晶体管m1的漏极电连接于第一节点n1；第二晶体管m2的栅极电连接于第三节点n3，第二晶体管m2的源极与第二电源端v2电连接，第二晶体管m2的漏极电连接于第二节点n2。
48.在一可选的实施例中，图5是本发明实施例提供的一种电平转换电路的驱动时序图，结合参考图4和图5所示，第一晶体管m1的沟道类型与第二晶体管m2的沟道类型相同，例如第一晶体管m1和第二晶体管m2的沟道类型均为n型，此时，若偏压信号端vbias的偏压信号v
bias
与第三节点n3的信号v
n3
之间的电压差v
bias-v
n3
大于或等于第一晶体管m1的第一阈值电压vth1时，则第一晶体管m1导通；在电压差v
bias-v
n3
小于第一晶体管m1的第一阈值电压vth1时，第一晶体管m1断开。在第三节点n3的信号v
n3
与第二电源端v2的第二电压v2之间的电压差v
n3
‑ꢀ
v2大于或等于第二晶体管m2的第二阈值电压vth2时，第二晶体管m2导通；而在电压差v
n3
‑ꢀ
v2小于第二晶体管m2的第二阈值电压vth2时，第二晶体管m2断开。如此，同样可以基于第一晶体管m1和第二晶体管m2的导通条件，设置偏压信号v
bias
的大小，并控制第三节点n3的信号v
n3
的变化情况。
49.示例性的，继续结合参考图4和图5，在第一时段t1，控制第三节点n3的信号v
n3
由低电压向高电压翻转，具体地，可控制第三节点n3的信号v
n3
由第四电压v4向第三电压v3变化，设置偏压信号v
bias
为一个较低的电位的固定电压。
50.在第一时段t1的第一子时段t11中，因为偏压信号v
bias
的电位较低，随着第三节点n3的信号v
n3
不断升高，电压差v
bias-v
n3
逐渐减小，直至第一子时段t11结束时，电压差v
bias-v
n3
减小到小于第一晶体管m1的第一阈值电压vth1，使得第一晶体管m1断开，即在第一子时段t11，偏压信号v
bias
和第三节点n3的信号v
n3
控制第一开关单元22断开。此时，第三节点n3的信号v
n3
与第二电压v2之间的电压差v
n3-v2逐渐增大，但该电压差还不足以控制第二晶体管m2导通。
51.在第一时段t1的第二子时段t12中，随着第三节点n3的信号v
n3
持续升高，电压差v
bias-v
n3
进一步减小，第一晶体管m1继续保持断开的状态；此时，电压差v
n3-v2进一步增大，直至其大于等于第二晶体管m2的第二阈值电压vth2，第二晶体管m2导通，即在第二子时段t12，第三节点v
n3
的信号和第二电源端v2控制第二开关单元23导通。在第二晶体管m2导通时，第一晶体管m1是断开的状态，第一晶体管m1、第二晶体管m2导通的时间不交叠。同时，因为第一晶体管m1断开，不再下拉第一节点n1的电位，交叉耦合单元21开始上拉第一节点n1的电位v
n1
至与第一电压v1一致；第二晶体管m2导通开始下拉第二节点n2的电位v
n2
。
52.在第一时段t1的第三子时段t13中，第三节点n3的信号v
n3
持续升高至第三电压v3，第二晶体管m2下拉第二节点n2的电位v
n2
至第二节点n2的电位v
n2
至与第二电压v2一致。
53.在第一时段t1结束时，第一晶体管m1断开，不再下拉第一节点n1的电位，交叉耦合单元21可以上拉第一节点n1的电位v
n1
至与第一电压v1保持一致，第二晶体管m2导通下拉第
二节点n2的电位v
n2
至与第二电压v2保持一致。此时，第一信号输出端out1可以输出与第二电压v2相同电压的信号，第二信号输出端out2可以输出与第一电压v1相同电压的信号，第一电压v1是高电压，第二电压v2是接地电压。
54.在第二时段t2，控制第三节点n3的信号v
n3
由高电压向低电压翻转，具体地，可控制第三节点n3的信号v
n3
由第三电压v3向第四电压v4变化。
55.在第二时段t2的第一子时段t21中，随着第三节点n3的信号v
n3
的电压的降低，其控制第二晶体管m2导通的能力逐渐降低，到第一子时段t21结束时，第三节点n3的信号v
n3
的电压和与第二电压v2之间电压差v
n3-v2小于第二晶体管m2的第二阈值电压vth2，第二晶体管m2断开，即在第一子时段t21，第三节点n3的信号v
n3
和第二电源端v2控制所述第二开关单元23断开；此时，第三节点n3的信号v
n3
的电位的下降还不足以使偏压信号v
bias
驱动第一晶体管m1导通，第一晶体管m1还处于断开的状态。同时，因为第二晶体管m2断开，不再下拉第二节点n2的电位，交叉耦合单元21开始上拉第二节点n2的电位v
n2
。
56.在第二时段t2的第二子时段t22中，随着第三节点n3的信号v
n3
的进一步降低，电压差v
bias-v
n3
增大到大于等于第一晶体管m1的第一阈值电压vth1，使得第一晶体管m1导通，即在第二子时段t22，偏压信号v
bias
和第三节点n3的信号v
n3
控制第一开关单元22导通。在第一晶体管m1导通时，第二晶体管m2是断开的状态，第一晶体管m1、第二晶体管m2导通的时间不交叠。因为第一晶体管m1导通，第一节点n1的电位v n1
被第四电压v4下拉；同时，交叉耦合单元21也将第二节点n2的电位v
n2
上拉直至和第一电压v1一致。
57.在第二时段t2的第三子时段t23中，第三节点n3的信号v
n3
持续下降至第四电压v4，第一节点n1的电位v
n1
被下拉至与第四电压v4一致。
58.在第二时段t2结束时，第一晶体管m1导通，下拉第一节点n1的电位与第四电压v4一致；第二晶体管m2断开，不再下拉第二节点n2的电位，交叉耦合单元21可以上拉第二节点n2的电位v
n2
至与第一电压v1保持一致。此时，第一信号输出端out1可以输出与第一电压v1相同电压的信号，第二信号输出端out2可以输出与第四电压v4相同电压的信号，第一电压v1是高电压，第四电压v4是接地电压。
59.可选地，在第一时段t1之后还有第三时段t3，在第三时段t3，各信号及模块保持第一时段t1结束时的状态，电平转换电路持续稳定的从第一信号输出端out1输出与第二电压v2相同电压的信号，从第二信号输出端out2输出与第一电压v1相同电压的信号。
60.可选地，在第二时段t2之后还有第四时段t4，在第四时段t4，各信号及模块保持第二时段t2结束时的状态，电平转换电路持续稳定的从第一信号输出端out1输出与第一电压v1相同电压的信号，从第二信号输出端out2输出与第四电压v4相同电压的信号。第四时段t4结束后进入下一工作周期的第一时段t1。
61.信号输入模块10的输入信号的电压域为第三电压到第四电压，电平转换电路输出信号的电压域为第一电压到第二电压，和/或者第一电压到第四电压，其中第一电压大于第三电压。
62.上述实施方式是以第一晶体管m1和第二晶体管m2的沟道类型相同为例，当第一晶体管m1和第二晶体管m2的沟道类型相同时，第一晶体管m1与第二晶体管m2的特性较为一致，此时当控制第二晶体管m2导通时，能够严格控制第一晶体管m1处于断开状态，以及在控制第一晶体管m1导通时，能够严格控制第二晶体管m2处于断开状态。使得电平转换电路输
出的具有较高电平的信号相对稳定，提高了输出信号的准确度。同时能够保证第一晶体管m1所在线路和第二晶体管m2所在线路不同时形成电流通路，能够有效降低电平转换电路进行电平转换时的功耗，以及能够达到提高电平转换的电平转换速度及其输出信号的驱动能力的效果。另外，当第一晶体管m1与第二晶体管m2的沟道类型相同时，第一晶体管m1和第二晶体管m2的衬底端可以均与具有较低电压的第二电源端v2电连接，使得在确保第一晶体管m1和第二晶体管m2均能够稳定工作的前提下，达到简化电平转换电路的电路结构的效果，当将该电平转换电路应用于硅基有机发光微型显示面板时，有利于简化硅基有机发光微型显示面板的结构，同时，当该电平转换电路设置于硅基有机发光微型显示面板的非显示区内时，有利于硅基有机发光微型显示面板的窄边框。
63.可以理解的是，第一晶体管m1和第二晶体管m2的沟道类型也可以为其他类型，本实施例并不限制。
64.在本发明中，偏压信号v
bias
为一个较低电位的固定电压。可以理解，如果偏压信号v
bias
的电位太高，在第一时段t1，第三节点n3的信号v
n3
由低电压向高电压翻转时，偏压信号v
bias
与第三节点n3的信号v
n3
的电压差要减小到小于第一晶体管m1的第一阈值电压vth1，以使得第一晶体管m1断开，那么需要第三节点n3的信号v
n3
上升到一个很高的电位才可以，这种情况下，有可能第三节点n3的信号v
n3
的电位太高会驱动第二晶体管m2开启。因此偏压信号v
bias
设置一个较低电位的固定电压，可以在第三节点n3的信号v
n3
的电压升高到不足以驱动第二晶体管m2打开时就使得第一晶体管m1断开，保证了第一晶体管m1、第二晶体管m2的导通时间不重叠。可选地，设置偏压信号v
bias
的电位接近第一晶体管m1的第一阈值电压vth1，或者设置偏压信号v
bias
的电位大于等于第一晶体管m1的第一阈值电压vth1，小于第一晶体管m1的第一阈值电压vth1的1.5倍。
65.在上述实施例的基础上，可选的，图6是本发明实施例提供的又一种电平转换电路的结构示意图，如图6所示，交叉耦合单元21包括第三晶体管m3和第四晶体管m4；第三晶体管m3的栅极电连接于第二节点n2，第三晶体管m3的源极与第一电源端v1电连接，第三晶体管m3的漏极电连接于第一节点n1；第四晶体管m4的栅极电连接于第一节点n1，第四晶体管m4的源极与第一电源端v1电连接，第四晶体管m4的漏极电连接于第二节点n2。
66.其中，第三晶体管m3和第四晶体管m4可以为对称结构，且第三晶体管m3可在第二节点n2的电位控制下导通或断开，第四晶体管m4可在第一节点n1的电位控制下导通或断开，此时，第三晶体管m3和第四晶体管m4的沟道类型可以均为n型或均为p型，可以根据实际需要进行设计，本发明实施例对此不做具体限定。
67.继续参考图6，当第一晶体管m3和第四晶体管m4均为p沟道晶体管时，若第一节点n1的电位与第一电源端v1的第一电压v1之间的电压差小于或等于第四晶体管m4的阈值电压，则第四晶体管m4导通；而在第一节点n1的电位与第一电压v1之间的电压差大于第四晶体管m4的阈值电压时，第四晶体管m4断开；当第二节点n2的电位与第一电压v1之间的电压差小于或等于第三晶体管m3的阈值电压时，第三晶体管m3导通；而在第二节点n2的电位与第一电压v1之间的电压差大于第三晶体管m3的阈值电压时，第三晶体管m3断开。
68.结合参考图6和图5，在一可选的实施例中，以第三晶体管m3和第四晶体管m4均为p型沟道晶体管，第一晶体管m1和第二晶体管m2均为n型沟道晶体管为例进行说明。
69.在第一时段t1，控制第三节点n3的信号v
n3
由低电压向高电压翻转，具体地，可控制
第三节点n3的信号v
n3
由第四电压v4向第三电压v3变化。
70.在第一时段t1的第一子时段t11中，因为偏压信号v
bias
电位较低，随着第三节点n3的信号v
n3
不断升高，电压差v
bias-v
n3
逐渐减小，直至第一子时段t11结束时，电压差v
bias-v
n3
减小到小于第一晶体管m1的第一阈值电压vth1，使得第一晶体管m1断开。
71.在第一时段t1的第二子时段t12中，第三节点n3的信号v
n3
进一步升高，直到第二子时段t12结束时，使得第二晶体管m2处于导通的临界状态。同时，因为第一晶体管m1断开，不再下拉第一节点n1的电位，但此时第一节点n1还处于低电位，可以控制第四晶体管m4导通。
72.在第一时段t1的第三子时段t13中，在第二晶体管m2导通后，第二节点n2的电位v
n2
并非直接被下拉与第二电压v2保持一致的，而是在第二晶体管m2导通后的一段时间内，如在第三子时段t13结束时，第二节点n2的电位v
n2
才被下拉至第二电压v2，第二节点n2的电位才能控制第三晶体管m3导通，第一节点n1的电位被逐渐拉高至第一电压v1，第四晶体管m4才关断。
73.在第三子时段t13内或者在部分第三子时段t13内，第一节点n1的电位仍能够控制第四晶体管m4处于导通状态，即在至少部分第三子时段t13中，第四晶体管m4和第二开关单元23同时导通，使得由第四晶体管m4和第二晶体管m2构成的线路中存在瞬时的电流信号id_2；直至第三子时段t13，第二节点n2的电位v
n2
下拉至能够控制第三晶体管m3导通后，第一节点n1的电位逐渐被上拉至能够控制第四晶体管m4断开，使得由第四晶体管m4和第二晶体管m2构成的线路中的电流信号id_2消失；同时，由于第二晶体管m2导通之前，第一晶体管m1已经断开，使得第四晶体管m4和第二晶体管m2构成的线路中存在电流信号id_2时，第三晶体管m3和第一晶体管m1构成的线路中不会存在电流信号。
74.在第二时段t2，控制第三节点n3的信号v
n3
由高电压向低电压翻转，具体地，可控制第三节点n3的信号v
n3
由第三电压v3向第四电压v4变化。
75.在第二时段t2的第一子时段t21中，第三节点n3的信号v
n3
的电压的持续降低，到第一子时段t21结束时，第二晶体管m2断开；此时，第一晶体管m1还处于断开的状态。第二晶体管m2断开，不再下拉第二节点n2的电位，但此时第二节点n2还处于低电位，可以控制第三晶体管m3导通。
76.在第二时段t2的第二子时段t22中，第三节点n3的信号v
n3
持续下降直至电压差v
bias-v
n3
使第一晶体管m1导通，第一节点n1的电位开始被下拉。
77.第二时段t2的第三子时段t23，在第一晶体管m1导通后，第一节点n1的电位v
n1
持续被下拉直到使第四晶体管m4导通，第二节点n2的电位v
n2
被上拉，最终使得由第三晶体管m3断开。
78.在第三子时段t23内或者在部分第三子时段t23内，第一晶体管m1和第三晶体管m3存在同时导通的状态，即在至少部分第三子时段t23中，第三晶体管m3和第一开关单元22同时导通，在两者构成的线路中存在瞬时的电流信号id_1；直至第一节点n1的电位v
n1
下拉至能够控制第四晶体管m4导通后，第二节点n2的电位v
n2
逐渐被上拉，直至第二节点n2的电位v
n2
能够控制第三晶体管m3断开，使得由第三晶体管m3和第一晶体管m1构成的线路中的电流信号id_1消失；同时，由于第一晶体管m1导通后，第二晶体管m2已经断开，使得第三晶体管m3和第一晶体管m1构成的线路中存在电流信号id_1时，第四晶体管m4和第二晶体管m2构成的线路中不会存在电流信号。
79.参考图1和图2，现有技术中存在第一开关21
′
、第二开关22
′
、第三开关23
′
和第四开关24
′
同时导通的时段，使得从第一电压源vdd1
′
经第三开关23
′
和第一开关21
′
到接地信号端vss
′
之间的第一线路形成电流通路，其电流波形如图2中的曲线id1
′
所示，同时，从第一电压源vdd1
′
经第四开关24
′
和第二开关22
′
到接地信号端vss
′
之间的第二线路同样会形成电流通路，其电流波形如图2中的曲线id2
′
所示，造成电平转换电路进行电平转换时的功耗较大。相比于图1的电平转换电路，本发明实施例提供的电平转换电路，第四晶体管m4和第二开关单元23同时导通的时间与第三晶体管m3和第一开关单元22同时导通的时间不交叠，即第四晶体管m4和第二晶体管m2同时导通的时间与第三晶体管m3和第一晶体管m1同时导通的时间不交叠，因此不会同时存在电流信号，电平转换电路进行电平转换的功耗降低，转换速度提高，并且具有更好的稳定性。
80.可以理解的是，在其它可选的实施例中，第三晶体管m3和第四晶体管m4的沟道类型还可以为其他情况，本实施例并不对此进行限制。
81.接着参考图6，可选地，本发明实施例提供的又一种电平转换电路中，信号输入模块10包括缓冲器11；缓冲器11的输入端in接收输入信号，缓冲器11的输出端电连接于第三节点n3；缓冲器11用于对输入信号进行缓冲后向第三节点n3输出第三节点n3的信号。
82.具体的，输入信号v
in
在传输过程中会有延时，通过设置缓冲器11，能够对输入信号进行缓冲后输出第三节点n3的信号，能够降低输入信号v
in
的传输损耗，提高提高向第三节点n3提供的第三节点n3的信号的驱动能力，进而能够提高电平转换电路的电平转换速度。
83.其中，缓冲器11可以由一个反相器或多个串联连接的反相器组成，当反相器的数量为奇数时，缓冲器11的信号输入端in的输入信号v
in
与其向第三节点n3提供的信号的变化趋势相反；而当反相器的数量为偶数时，缓冲器11的信号输入端in的输入信号v
in
与其向第三节点n3提供的信号的变化趋势相同。在能够提高缓冲器11输出的信号的驱动能力的前提下，本发明实施例对缓冲器11中设置的反相器的数量不做具体限定。
84.在一可选的实施例中，参考图6，缓冲器11包括第一反相器u1和第二反相器u2；第一反相器u1的输入端in接收输入信号，第一反相器u1的输出端与第二反相器u2的输入端电连接，第二反相器u2的输出端电连接于第三节点n3。另外，第一反相器u1和第二反相器u2的电源端均连接第三电源信号端v3，第一反相器u1和第二反相器u2的接地端均连接第四电源信号端v4。
85.示例性的，图7是本发明实施例提供的又一种电平转换电路的驱动时序图，结合参考图5、图6和图7，在第一时段t1之前的第四时段t4还包括有第一子时段t41和第二子时段t42。在较为靠前的第一子时段t41内，第一反相器u1的输入端in接收到的输入信号v
in1
开始由低电压向高电压翻转，即从第四电压v4向第三电压v3变化；受第一反相器u1自身结构的影响，使得相较于第一反相器u1的输入端in的输入信号v
in1
，该第一反相器u1的输出端的输出信号v
in2
的翻转时间具有一定的滞后性，例如经过一段时间后，到较为靠后的第二子时段t42内，第一反相器u1的输出端的输出信号v
in2
开始由高电压向低电压翻转。
86.同样的，在第二反相器u2的输入端接收到第一反相器u1的输出信号v
in2
发生翻转时，第二反相器u2的输出端输出的信号经过一段时间后才会发生翻转，例如在第一时段t1，第二反相器u2的输出端输出的信号开始由低电压向高电压翻转，即第三节点n3的信号v
n3
开始由低电压向高电压翻转；在第一时段t1结束，第一反相器u1的输入信号v
in1
、第一反相器
u1的输出信号v
in2
、以及第三节点n3的信号v
n3
可同时完成翻转。如此，第三节点n3的信号v
n3
翻转所需要的时间少于第一反相器u1的输出信号v
in2
翻转所需要的时间，以及第一反相器u1的输出信号v
in2
翻转所需要的时间少于第一反相器u1的输入信号v
in1
翻转所需的时间，从而使得输入信号v
in1
经过第一反相器u1和第二反相器u2后具有较高的驱动能力。
87.在第一时段t2之前的第三时段t3还包括有第一子时段t31和第二子时段t32。在较为靠前的第一子时段t31内，第一反相器u1的输入端in接收到的输入信号v
in1
开始由高电压向低电压翻转，即从第三电压v3向第四电压v4变化；受第一反相器u1自身结构的影响，使得相较于第一反相器u1的输入端in的输入信号v
in1
，该第一反相器u1的输出端的输出信号v
in2
的翻转时间具有一定的滞后性，例如经过一段时间后，到较为靠后的第二子时段t32内，第一反相器u1的输出端的输出信号v
in2
开始由低电压向高电压翻转。在第二反相器u2的输入端接收到第一反相器u1的输出信号v
in2
发生翻转时，第二反相器u2的输出端输出的信号经过一段时间后才会发生翻转，例如在第二时段t2，第二反相器u2的输出端输出的信号开始由高电压向低电压翻转，即第三节点n3的信号v
n3
开始由高电压向低电压翻转；在第二时段t2结束，第一反相器u1的输入信号v
in1
、第一反相器u1的输出信号v
in2
、以及第三节点n3的信号v
n3
可同时完成翻转。
88.可选的，图8是本发明实施例提供的一种电平转换电路的膜层结构示意图，如图8所示，电平转换电路01还包括硅基衬底a；硅基衬底a包括相互绝缘的第一衬底区a1和第二衬底区a2；信号输入模块10包括至少一个第一类晶体管m01；第一类晶体管m01的有源层设置于第一衬底区a1；信号转换模块20包括至少一个第二类晶体管m02；第二类晶体管m02的有源层设置于第二衬底区a2。
89.具体的，由于电平转换电路能够将信号输入模块10接收的输入信号转换为更高或更低的电平信号，因此，信号输入模块10所传输的信号与信号转换模块20所传输的信号的电平存在差异，例如当信号输入模块10中第一类晶体管m01用于传输电压较低的低压信号，而信号转换模块20中的第二类晶体管m02用于传输电压较高的中高压信号，也即第一衬底区a1和第二衬底区a2的衬底电压不同，第一类晶体管m01仅需满足较低电压的传输需求即可，而第二类晶体管m02需要满足中高电压的传输需求，使得第一类晶体管m01和第二类晶体管m02可以具有不同的结构、采用不同的材料和工艺形成；此时，可以将信号输入模块10中的第一类晶体管m01均设置于第一衬底区a1，信号转换模块20中的第二类晶体管m02均设置于第二衬底区a2，使得在第一衬底区a1制备第一类晶体管m01时可统一采用低压器件的制备工艺，而在第二衬底区a2制备第二类晶体管m02时可统一采用中高压器件的制备工艺。
90.可选的，图9是本发明实施例提供的一种电平转换电路的俯视结构示意图，结合参考图8和图9，电平转换电路01还包括导电层30；导电层30包括连接走线31；信号转换模块20和信号输入模块10通过连接走线31电连接于第三节点n3。如此，通过连接走线31可以实现信号转换模块20与信号输入模块10的电连接。同时，由于信号输入模块10与信号转换模块20中的第一开关单元和第二开关单元均电连接于第三节点n3，因此在信号输入模块10直接通过连接走线31电连接于第三节点n3时，即可实现与第一开关单元22和第二开关单元23同时电连接的目的，从而能够减少电平转换电路中所设置的连接走线的数量，进而有利于简化电路结构。
91.同时，当将该电平转换电路应用于硅基有机发光微型显示面板中时，该电平转换
电路通常会设置于硅基有机发光微型显示面板的非显示区，此时，相较于图1所示的现有技术的电平转换电路，信号输入模块需要分别与第一开关和第二开关电连接的情况，能够减少硅基有机发光微型显示面板非显示区中连接走线的数量，以在简化电路结构的同时，有利于硅基有机发光微型显示面板的窄边框。
92.在上述实施例的基础上，电平转换电路01还可以包括栅极层40，该栅极层40可以位于硅基衬底a与导电层30之间，该栅极层40中可以包括第一类晶体管m01和第二类晶体管m02的栅极；即第一类晶体管m01和第二类晶体管m02的栅极与连接走线31分别位于不同的膜层，从而能够防止两者之间相互影响。
93.此外，图8中示例性的示出了第一类晶体管m01和第二类晶体管m02的衬底端可以通过位于导电层30的信号线与相应的固定信号端（例如第一电源端或第二电源端）电连接。
94.基于同一发明构思，本发明实施例还提供了一种硅基有机发光微型显示面板，包括本发明任一实施例提供的电平转换电路，因此本发明实施例提供的硅基有机发光微型显示面板包括本发明任一实施例提供的电平转换电路的技术特征，能够达到本发明任一实施例提供的电平转换电路的有益效果，相同之处可参照上述对本发明实施例提供的电平转换电路的描述，在此不再赘述。
95.可选的，图10是本发明实施例提供的一种硅基有机发光微型显示面板的结构示意图，如图10所示，硅基有机发光微型显示面板02包括显示区021和围绕显示区021的非显示区022；显示区021包括阵列排布的多个像素023和多条信号线l；位于同一列或同一行的至少部分像素023与同一条信号线l电连接；非显示区022包括驱动电路c0和多个电平转换电路01；各电平转换电路01分别电连接于各条信号线l和驱动电路c0之间。
96.具体的，驱动电路c0可以向电平转换电路01的信号输入模块10提供输入信号，以使得信号输入模块10根据该输入信号向其信号转换模块20提供第三节点n3的信号，并通过电平转换电路01的信号转换模块20将提供至第三节点n3的信号进行电平转换，从而使得提供至像素023的信号能够具有更高的驱动能力。
97.基于同一发明构思，本发明实施例还提供了一种显示装置，包括本发明任一实施例提供的硅基有机发光微型显示面板，因此本发明实施例提供的显示装置包括本发明任一实施例提供的硅基有机发光微型显示面板的技术特征，能够达到本发明任一实施例提供的硅基有机发光微型显示面板的有益效果，相同之处可参照上述对本发明实施例提供的硅基有机发光微型显示面板的描述，在此不再赘述。
98.可选的，图11是本发明实施例提供的一种显示装置的结构示意图，如图11所示，显示装置可以为近眼显示装置03。其中，近眼显示装置03可以为基于vr或ar的智能眼镜，能够在单眼或双眼视场中创建虚像，通过置于人眼非明视距离内的硅基有机发光微型显示面板，向人眼渲染出光场信息，进而能够在人眼前创建虚拟场景。
99.应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
100.上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。

技术特征：
1.一种电平转换电路，其特征在于，包括：信号输入模块和信号转换模块；所述信号转换模块包括交叉耦合单元、第一开关单元和第二开关单元；所述交叉耦合单元与第一电源端电连接；所述交叉耦合单元还与所述第一开关单元的第一端电连接于第一节点，以及与所述第二开关单元的第一端电连接于第二节点；所述第一节点和所述第二节点中的至少一者为所述电平转换电路的信号输出端；所述第一开关单元的控制端与偏压信号端电连接，所述第一开关单元的第二端与所述第二开关单元的控制端电连接于第三节点，所述第二开关单元的第二端与第二电源端电连接；所述信号输入模块电连接于所述第三节点；所述信号输入模块用于控制所述第三节点的信号；所述第一开关单元用于在所述偏压信号端的偏压信号和所述第三节点的信号的控制下导通或关闭；所述第二开关单元用于在所述第三节点的信号和所述第二电源端的控制下导通或关闭；其中，所述第一开关单元与所述第二开关单元的导通时间不交叠。2.根据权利要求1所述的电平转换电路，其特征在于，所述第一开关单元包括第一晶体管；所述第二开关单元包括第二晶体管；所述第一晶体管的栅极与所述偏压信号端电连接，所述第一晶体管的源极电连接于所述第三节点，所述第一晶体管的漏极电连接于所述第一节点；所述第二晶体管的栅极电连接于所述第三节点，所述第二晶体管的源极与所述第二电源端电连接，所述第二晶体管的漏极电连接于所述第二节点。3.根据权利要求2所述的电平转换电路，其特征在于，所述第一晶体管和所述第二晶体管的沟道类型相同。4.根据权利要求3所述的电平转换电路，其特征在于，所述第一晶体管的衬底端和所述第二晶体管的衬底端均与所述第二电源端电连接。5.根据权利要求3所述的电平转换电路，其特征在于，所述第一晶体管和所述第二晶体管的沟道类型均为n型。6.根据权利要求2所述的电平转换电路，其特征在于，所述偏压信号具有固定电压值，所述偏压信号的固定电压值大于等于所述第一晶体管的第一阈值电压，小于所述第一阈值电压的1.5倍。7.根据权利要求2所述的电平转换电路，其特征在于，所述电平转换电路的工作时序包括第一时段和第二时段；在所述第一时段，控制所述第三节点的信号由低电压向高电压翻转；在所述第二时段，控制所述第三节点的信号由高电压向低电压翻转。8.根据权利要求7所述的电平转换电路，其特征在于，所述第一时段包括第一子时段、第二子时段和第三子时段；在所述第一子时段，所述偏压信号和所述第三节点的信号控制所述第一晶体管断开；在所述第二子时段，所述第三节点的信号和第二电源端控制所述第二晶体管导通；在所述第三子时段结束时，所述第一节点输出高电平信号，和/或者所述第二节点输出低电平信号。
9.根据权利要求7所述的电平转换电路，其特征在于，所述第二时段包括第一子时段、第二子时段和第三子时段；在所述第一子时段，所述第三节点的信号和第二电源端控制所述第二晶体管断开；在所述第二子时段，所述偏压信号和所述第三节点的信号控制所述第一晶体管导通；在所述第三子时段结束时，所述第一节点输出低电平信号，和/或者所述第二节点输出高电平信号。10.根据权利要求7所述的电平转换电路，其特征在于，所述电平转换电路的工作时序还包括所述第一时段之后的第三时段，在所述第三时段，所述电平转换电路的工作状态和所述第一时段结束时的工作状态一致；所述电平转换电路的工作时序还包括所述第二时段之后的第四时段，在所述第四时段，所述电平转换电路的工作状态和所述第二时段结束时的工作状态一致。11.根据权利要求1所述的电平转换电路，其特征在于，所述交叉耦合单元用于根据所述第一节点的电位，控制所述第一电源端的第一电压向所述第二节点传输的传输路径，以及根据所述第二节点的电位，控制所述第一电压向所述第一节点传输的传输路径。12.根据权利要求11所述的电平转换电路，其特征在于，所述交叉耦合单元包括第三晶体管和第四晶体管；所述第三晶体管的栅极电连接于所述第二节点，所述第三晶体管的源极与所述第一电源端电连接，所述第三晶体管的漏极电连接于所述第一节点；所述第四晶体管的栅极电连接于所述第一节点，所述第四晶体管的源极与所述第一电源端电连接，所述第四晶体管的漏极电连接于所述第二节点。13.根据权利要求12所述的电平转换电路，其特征在于，所述第三晶体管和所述第四晶体管的沟道类型相同。14.根据权利要求12所述的电平转换电路，其特征在于，所述第三晶体管的衬底端和所述第四晶体管的衬底端均与所述第一电源端电连接。15.根据权利要求12所述的电平转换电路，其特征在于，所述第四晶体管和所述第二开关单元同时导通的时间与所述第三晶体管和所述第一开关单元同时导通的时间不交叠。16.根据权利要求15所述的电平转换电路，其特征在于，所述电平转换电路的工作时序包括第一时段和第二时段；在所述第一时段，控制所述第三节点的信号由低电压向高电压翻转；在所述第二时段，控制所述第三节点的信号由高电压向低电压翻转。17.根据权利要求16所述的电平转换电路，其特征在于，所述第一时段包括第一子时段、第二子时段和第三子时段；在所述第一子时段，所述偏压信号和所述第三节点的信号控制所述第一开关单元断开；在所述第二子时段，所述第三节点的信号和第二电源端控制所述第二开关单元导通；在至少部分所述第三子时段中，所述第四晶体管和所述第二开关单元同时导通。18.根据权利要求16所述的电平转换电路，其特征在于，所述第二时段包括第一子时段、第二子时段和第三子时段；在所述第一子时段，所述第三节点的信号和第二电源端控制所述第二开关单元断开；在所述第二子时段，所述偏压信号和所述第三节点的信号控制所述第一开关单元导通；在至少部分所述第三子时段中，所述第三晶体管和所述第一开关单元同时导通。
19.根据权利要求1所述的电平转换电路，其特征在于，所述信号输入模块包括缓冲器；所述缓冲器的输入端接收输入信号，所述缓冲器的输出端电连接于所述第三节点；所述缓冲器用于对所述输入信号进行缓冲后输出所述第三节点输出的信号。20.根据权利要求19所述的电平转换电路，其特征在于，所述缓冲器包括多个串联的反相器，其中所述多个串联的反相器包括第一反相器和第二反相器；所述第一反相器的输入端接收输入信号，所述第二反相器的输出端电连接于所述第三节点。21.根据权利要求1所述的电平转换电路，其特征在于，所述第一电源端用于提供第一电压，所述第二电源端用于提供第二电压，所述第一电压大于所述第二电压；所述信号输入模块连接第三电源端和第四电源端，所述第三电源端用于提供第三电压，所述第四电源端用于提供第四电压，所述第三电压大于所述第四电压。22.根据权利要求21所述的电平转换电路，其特征在于，所述信号输入模块的输入信号的电压域为所述第三电压到所述第四电压，所述电平转换电路输出信号的电压域为所述第一电压到所述第二电压，其中所述第一电压大于所述第三电压；所述第四电压或所述第二电压为接地电位。23.根据权利要求1所述的电平转换电路，其特征在于，还包括：硅基衬底；所述硅基衬底包括相互绝缘的第一衬底区和第二衬底区；所述信号输入模块包括至少一个第一类晶体管；所述第一类晶体管的有源层设置于所述第一衬底区；所述信号转换模块包括至少一个第二类晶体管；所述第二类晶体管的有源层设置于所述第二衬底区；所述第一衬底区和所述第二衬底区的衬底电压不同。24.根据权利要求1所述的电平转换电路，其特征在于，还包括：导电层；所述导电层包括连接走线；所述信号转换模块和所述信号输入模块通过所述连接走线电连接于所述第三节点。25.一种硅基有机发光微型显示面板，其特征在于，包括：至少一个如权利要求1-24任一项所述的电平转换电路。26.根据权利要求25所述的硅基有机发光微型显示面板，其特征在于，包括：显示区和围绕所述显示区的非显示区；所述显示区包括阵列排布的多个像素和多条信号线；位于同一列或同一行的至少部分所述像素与同一条所述信号线电连接；所述非显示区包括驱动电路和多个所述电平转换电路；各所述电平转换电路分别电连接于各条所述信号线和所述驱动电路之间。27.一种显示装置，其特征在于，包括：权利要求25-26任一所述的硅基有机发光微型显示面板。28.根据权利要求27所述的显示装置，其特征在于，所述显示装置为近眼显示装置。

技术总结
本发明公开了一种电平转换电路、硅基有机发光微型显示面板及显示装置，包括信号输入模块和信号转换模块；信号转换模块包括交叉耦合单元、第一开关单元和第二开关单元；交叉耦合单元与第一电源端电连接，还与第一开关单元的第一端电连接于第一节点，以及与第二开关单元的第一端电连接于第二节点；第一节点和第二节点中的至少一者为电平转换电路的信号输出端；信号输入模块用于控制第三节点的信号；第一开关单元用于在偏压信号端的偏压信号和第三节点的信号的控制下导通或关闭；第二开关单元用于在第三节点的信号和第二电源端的第二电源信号的控制下导通或关闭；其中，第一开关单元与第二开关单元的导通时间不交叠。与第二开关单元的导通时间不交叠。与第二开关单元的导通时间不交叠。


技术研发人员：张皓东 刘炳麟
受保护的技术使用者：上海视涯技术有限公司
技术研发日：2023.08.07
技术公布日：2023/9/9