感应放大器感应边界确定方法及装置、介质及设备与流程

1.本公开涉及集成电路技术领域，具体而言，涉及一种感应放大器感应边界确定方法、感应放大器感应边界确定装置、计算机可读存储介质及电子设备。


背景技术：

2.动态随机存取存储器(dynamic random access memory，dram)是计算机中常用的半导体存储器件，由于具有结构简单，密度高，功耗低，价格低廉等优点，在计算机领域和电子行业中受到了广泛的应用。
3.对于dram而言，在读写阶段往往需要通过感应放大器将位线上的微小电压变化放大，并转化成数字信号，以便于完成数据的读取。
4.然而，有的感应放大器在感应边界处，很容易发生感应出错，导致读取的数据错误。因此，确定感应放大器的感应边界，对于评估感应放大器的放大性能具有重要意义。
5.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

6.本公开的目的在于提供一种感应放大器感应边界确定方法、感应放大器感应边界确定装置、计算机可读存储介质及电子设备，以衡量感应放大器的感应能力。
7.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
8.根据本公开的第一方面，提供一种感应放大器感应边界确定方法，其特征在于，所述方法包括：在存储阵列中写入第一数据；读取所述存储阵列中第一存储单元中的所述第一数据，并在所述第一存储单元中反写第二数据；在预设行预充电时间之后，读取所述第一存储单元所在位线上的第二存储单元中的所述第一数据；在所述第二存储单元中读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间，直到所述感应放大器在所述位线上无法正确读取到所述第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。
9.在本公开的一种示例性实施方式中，所述方法还包括：在所述第二存储单元中没有读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间trp，直到所述感应放大器在所述位线上正确读取到所述第一数据时，将对应的上一个所述预设行预充电时间，确定为所述行预充电时间边界值。
10.在本公开的一种示例性实施方式中，所述第二存储单元是所述第一存储单元所在所述位线上的下一个存储单元。
11.在本公开的一种示例性实施方式中，所述第一存储单元是第一字线上的多个存储单元，所述第二存储单元是第二字线上的多个存储单元，所述第一字线和所述第二字线共用同一所述位线。
12.在本公开的一种示例性实施方式中，所述第二字线是所述第一字线的下一个字线。
13.在本公开的一种示例性实施方式中，在所述存储阵列中写入所述第一数据的时间为预设写恢复延时。
14.在本公开的一种示例性实施方式中，在所述第一数据为0的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0-0.5之间的任一值。
15.在本公开的一种示例性实施方式中，在所述第一数据为1的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0.5-1之间的任一值。
16.在本公开的一种示例性实施方式中，确定的所述行预充电时间边界值为5-20ns之间的任一值。
17.在本公开的一种示例性实施方式中，在所述第一存储单元中反写所述第二数据的时间与在所述第二存储单元中反写所述第二数据的时间相同。
18.在本公开的一种示例性实施方式中，在存储阵列中写入第一数据包括：在所述存储阵列的各存储单元中均写入所述第一数据。
19.在本公开的一种示例性实施方式中，在存储阵列中写入第一数据包括：在所述存储阵列的所述感应放大器所在位线上的存储单元中均写入所述第一数据。
20.在本公开的一种示例性实施方式中，在所述存储阵列的所述感应放大器所在位线上的存储单元中均写入所述第一数据包括：开启所述位线上的一条字线，顺序在一条所述字线上的每个所述存储单元中写入所述第一数据；关闭所述字线，开启下一条字线，并顺序在所述下一条字线上的每个所述存储单元中写入所述第一数据，直到顺序开启并在同一条位线的所有字线上写完所述第一数据。
21.在本公开的一种示例性实施方式中，所述方法还包括：在所述第一存储单元中反写第二数据的过程中，减小施加在所述第一存储单元字线上的电压，以使写入的所述第二数据的电压不足。
22.在本公开的一种示例性实施方式中，施加在所述第一存储单元字线上的电压等于施加在所述第二存储单元字线上的电压。
23.根据本公开的第二方面，提供一种感应放大器感应边界确定装置，所述装置包括：数据写入模块，用于在存储阵列中写入第一数据；数据反写模块，用于读取所述存储阵列中第一存储单元中的所述第一数据，并在所述第一存储单元中反写第二数据；数据读取模块，用于在预设行预充电时间之后，读取所述第一存储单元所在位线上的第二存储单元中的所述第一数据；边界值确定模块，用于在所述第二存储单元中读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间，直到所述感应放大器在所述位线上无法正确读取到所述第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。
24.根据本公开的第三方面，提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述的感应放大器感应边界确定方法。
25.根据本公开的第四方面，提供一种电子设备，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行上述的感应放大器感应边界确定方法。
26.本公开提供的技术方案可以包括以下有益效果：
27.本公开示例性实施方式中，通过在存储阵列中写入第一数据，在读取了该存储阵列中第一存储单元中的第一数据后，通过在第一存储单元中反写第二数据，可以改变位线和互补位线上的电位；再通过在预设行预充电时间之后，读取与第一存储单元所在位线上的第二存储单元中的第一数据，如果在第二存储单元中读取到第一数据，则在第二存储单元中反写第二数据，并改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，说明此时的位线上的电位与互补位线上的电位差达到某一临界值，会出现无法感应或者无法读取下一个存储单元中的第一数据的失败情况，从而，可以将对应的临界行预充电时间确定为行预充电时间边界值，用于对感应放大器的感应边界进行确定和衡量，从而可以用于衡量感应放大器的感应能力。
28.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
29.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。在附图中：
30.图1示意性示出了根据本公开的示例性实施例的一种存储单元的结构示意图；
31.图2示意性示出了根据本公开的示例性实施例的一种感应放大器与存储单元连接关系结构示意图；
32.图3示意性示出了根据本公开的示例性实施例的一种感应放大器正常读取数据0的电位变化示意图；
33.图4示意性示出了根据本公开的示例性实施例的一种感应放大器非正常读取数据0的电位变化示意图；
34.图5示意性示出了根据本公开的示例性实施例的一种感应放大器读取数据1的电位变化对比示意图；
35.图6示意性示出了根据本公开的示例性实施例的感应放大器感应边界确定方法的流程图；
36.图7示意性示出了根据本公开的示例性实施例的一种存储阵列写入第一数据后的示意图；
37.图8示意性示出了图7中的存储阵列反写第二数据后的示意图；
38.图9示意性示出了根据本公开的示例性实施例的感应放大器在读取数据0的过程中的电位变化情况；
39.图10示意性示出了根据本公开的示例性实施例的感应放大器在读取数据1的过程中的电位变化情况；
40.图11示意性示出了图8中的存储阵列执行读出和反写后的示意图；
41.图12示意性示出了对图11中存储阵列的下一条位线上的感应放大器执行读出和反写后的示意图；
42.图13示意性示出了根据本公开的示例性实施例的另一种对存储阵列执行读出和反写后的示意图；
43.图14示意性示出了根据本公开的示例性实施例的感应放大器感应边界确定装置的方框图；
44.图15示意性示出了根据本公开的示例性实施例的一种电子设备的模块示意图。
具体实施方式
45.现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的实施例；相反，提供这些实施例使得本公开将全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。在图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。
46.此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知结构、方法、装置、实现、材料或者操作以避免模糊本公开的各方面。
47.附图中所示的方框图仅仅是功能实体，不一定必须与物理上独立的实体相对应。即，可以采用软件形式来实现这些功能实体，或在一个或多个软件硬化的模块中实现这些功能实体或功能实体的一部分，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
48.半导体存储器用于计算机、服务器、诸如移动电话等手持设备、打印机和许多其他电子设备和应用。半导体存储器在存储器阵列中包括多个存储单元，每个存储单元存储信息的至少一位。dram为这种半导体存储器的实例。本方案优选地用于dram中。因此，接下来的实施例描述是参考作为非限制性示例的dram进行的。
49.在dram集成电路设备中，存储单元阵列典型地以行和列布置，使得特定的存储单元可以通过指定其阵列的行和列来寻址。字线将行连接到一组探测单元中数据的位线感应放大器(sense amplifier，sa)。然后在读取操作中，选择或者“列选择”感应放大器中的数据子集用于输出。
50.参照图1，dram中的每个存储单元100通常包括电容器110、晶体管120、字线(word line，wl)130和位线(bit line，bl)140，晶体管120的栅极与字线130相连、晶体管120的漏极与位线140相连、晶体管120的源极与电容器110相连，字线130上的电压信号能够控制晶体管120的打开或关闭，进而通过位线140读取存储在电容器110中的数据信息，或者通过位线140将数据信息写入到电容器110中进行存储。存储阵列就是由上述的多个存储单元所组成，存储阵列一般会占用整个dram器件面积的50-65％，dram器件的其余面积则主要由外围电路所组成。
51.在对存储单元100中存储的数据读取过程中，需要通过感应放大器对位线上的微小电压变化进行放大，并转化成数字信号。参见图2，示出了一种感应放大器与存储单元连接关系结构示意图。其中包括位线bl、互补位线/bl、字线wl、感应放大器200及存储单元100，该存储单元100的栅极与字线wl相连、漏极与位线bl相连。感应放大器200利用位线bl
和用作参考线的互补位线/bl来工作，以检测和放大一对位线bl和/bl上的电压差。
52.本公开示例性实施方式中，位线bl和互补位线/bl之间还设置有位线平衡模块210，其中，位线平衡模块210用于在位线平衡控制信号bleq作用下，捏合位线bl和互补位线/bl，以达到关闭对存储单元100的读写操作。
53.下面详细介绍感应放大器200对存储单元100中存储的数据，例如数据0，进行放大的过程进行详细说明。参考图3，在接收到激活信号act的时候，提供v
blp
电压，使得位线平衡控制信号bleq关闭(即bleq off)，将捏合的位线bl和互补位线/bl分开；接着，字线wl打开(即wl on)，与字线连接的晶体管打开，与晶体管连接的电容上的电压通过电荷分享(charge sharing)释放到位线bl上，电容中存储的是数据1，也可以是数据0。
54.以电容中存储的为数据0为例，存储0是从位线bl分享到电容端，产生负的电压差δv，使得位线bl上的电压变为v
blp-δv，此时，互补位线/bl上的电压仍然为v
blp
。
55.图2中的感应放大器200包括第一晶体管
①
、第二晶体管
②
、第三晶体管
③
和第四晶体管
④
，其中，第一晶体管
①
和第二晶体管
②
均为nmos(negative channel metal oxide semiconductor，n型金属氧化物半导体)晶体管，第三晶体管
③
和第四晶体管
④
均为pmos(positive channel metal oxide semiconductor)晶体管。
56.参照图3，示出了感应放大器读取数据0的过程示意图，在位线bl上的电压为vblp-δv、互补位线/bl上的电压为v
blp
的情况下，第一晶体管
①
和第二晶体管
②
会被打开，由于第一晶体管
①
比第二晶体管
②
打开的程度更大，因此，位线bl上的电位快速地被拉低到节点ncs处的电压v
ss
，同时，在位线bl上的电位被拉低的过程中，第二晶体管
②
会被关闭，第四晶体管
④
则会被打开，节点pcs处的电压v
ary
会施加在互补位线/bl上，使得互补位线/bl上的电位被拉高至v
ary
。此时，就可以进行正常的数据读取rd工作，在数据读取结束后，可以进行关闭字线(即wl off)，此时感应放大器也被关闭(即sa off)，并打开位线平衡控制信号(即bleq on)等操作，完成存储单元100的读取过程。
57.需要说明的是，在下一个激活信号act到来之前，会有一个预充电(precharge，pre)的过程，即所谓的ras precharge time行预充电时间trp。该行预充电时间trp的大小决定了位线bl和互补位线/bl的电位高低。如图3所示，如果行预充电时间trp较小，那么有可能出现位线bl和互补位线/bl没有恢复到同一电位的情况。
58.图3中所示的感应放大器感应过程(sense amplifier sensing，sa sensing)属于感应放大器的正常感应0信号的过程。参照图4，示出了一种感应放大器的非正常感应0信号的电位变化示意图。图4中，感应放大器在感应0信号的过程中，会出现位线bl的电位被拉高到电压v
ary
的情况，导致读取的信号为1，而不是真正所存储的信号0，出现了读取错误。也就是说，根据读取数据的正确与否就可以判断感应放大器是否感应0失败。
59.对比图3和图4可以看出，感应放大器正常感应0信号的过程中，位线bl上的电位一直低于互补位线/bl上的电位，而感应放大器在非正常感应0信号时，会出现位线bl上的电位高于互补位线/bl上的电位的情况。基于此，本公开示例性实施方式提供了一种通过控制改变行预充电时间trp的大小(即卡trp)，以产生位线bl上的电位高于互补位线/bl上的电位的情况，进而可以对感应放大器的感应边界进行判断，从而可以对感应放大器的感应能力进行对比分析。
60.在控制改变行预充电时间trp大小的过程中，随着行预充电时间trp越来越小，位
线bl上的电位会逐渐高于互补位线/bl上的电位，当位线bl上的电位高于互补位线/bl上的电位达到某一临界值时，会出现上述的感应0失败的情况，此时对应的行预充电时间trp就可以用来作为感应放大器的感应边界，用于衡量感应放大器的感应能力。
61.与感应0失败相应的，还有一种感应1失败的情况。参照图5所示，感应放大器正常感应1信号的过程中，位线bl上的电位一直高于互补位线/bl上的电位，而感应放大器非正常感应1信号时，会出现位线bl上的电位低于互补位线/bl上的电位的情况。同样的，通过控制改变行预充电时间trp的大小，以产生位线bl上的电位低于互补位线/bl上的电位的情况，进而可以对感应放大器的感应边界进行判断，从而可以对感应放大器的感应能力进行对比分析。
62.本公开示例性实施方式提供的感应放大器感应边界确定方法，参照图6，可以包括以下步骤：
63.步骤s610、在存储阵列中写入第一数据；
64.步骤s620、读取存储阵列中第一存储单元中的第一数据，并在第一存储单元中反写第二数据；
65.步骤s630、在预设行预充电时间之后，读取第一存储单元所在位线上的第二存储单元中的第一数据；
66.步骤s640、在第二存储单元中读取到第一数据的情况下，在第二存储单元中反写第二数据，改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。
67.本公开示例性实施方式提供的感应放大器感应边界确定方法中，通过在存储阵列中写入第一数据，在读取了该存储阵列中第一存储单元中的第一数据后，通过在第一存储单元中反写第二数据，可以改变位线bl和互补位线/bl上的电位；再通过在预设行预充电时间trp之后，读取与第一存储单元所在位线上的第二存储单元中的第一数据，如果在第二存储单元中读取到第一数据，则在第二存储单元中反写第二数据，并改变预设行预充电时间trp，直到感应放大器在位线上无法正确读取到第一数据时，说明此时的位线bl上的电位与互补位线/bl上的电位差达到某一临界值，会出现无法感应或者无法读取下一个存储单元中的第一数据的失败情况，从而，可以将对应的临界行预充电时间确定为行预充电时间边界值，用于对感应放大器的感应边界进行确定和衡量，从而可以用于衡量感应放大器的感应能力。
68.在步骤s610中，在存储阵列中写入第一数据。
69.本公开示例性实施方式中，在存储阵列中写入第一数据，可以是在存储阵列的各存储单元中均写入第一数据，也可以是在存储阵列的感应放大器所在位线上的存储单元中均写入第一数据，从而只用于对该感应放大器的感应边界进行确定。
70.需要说明的是，各存储单元中写入的第一数据可以是0数据，也可以是1数据。
71.在实际应用中，在存储阵列中写入第一数据的方式可以有多种。例如，在向存储阵列的各存储单元中均写入第一数据的方式可以是逐个写入的方式，也可以是按照x-fast-write的方式写入。
72.本公开示例性实施方式中，如果只是在感应放大器所在位线上的存储单元中均写入第一数据，则可以包括：开启所在位线上的一条字线，顺序在该条字线上的每个存储单元
中写入第一数据；然后，关闭该字线，开启下一条字线，并顺序在下一条字线上的每个存储单元中写入第一数据，直到顺序开启并在同一条位线bl的所有字线上写完第一数据。也就是说，可以按照逐条字线的方式对同一条位线bl上所有字线均写入第一数据。
73.还可以按照上述方式对存储阵列中的下一条位线(例如，yc+1)上的所有字线均写入第一数据，直到存储阵列中的所有字线均写入第一数据，获得如图7所示的写入的第一数据为0的情况，也可以实现在存储阵列的各存储单元中均写入第一数据。
74.需要说明的是，如果只是在感应放大器所在位线bl上的所有字线上写入第一数据，则可以只对存储阵列中的某一条待检测的位线bl上写入第一数据，从而只用于对该位线bl上的感应放大器的感应边界进行确定。也可以对存储阵列中的任意多条位线bl上的字线写入第一数据，本公开示例性实施方式对于写入第一数据的位线bl的数量不作特殊限定。
75.在步骤s620中，读取存储阵列中第一存储单元中的第一数据，并在第一存储单元中反写第二数据。
76.在本公开示例性实施方式中，读取第一数据的过程，可以从第一存储单元开始，该第一存储单元例如可以是某一位线bl上的第一个存储单元，也可以是系统预先设定的存储单元或人为指定的存储单元，另外，该第一存储单元还可以是第一个字线或第二个字线上面的多个存储单元，本公开示例性实施方式对于第一存储单元的具体位置不作特殊限定。
77.根据上述的第一存储单元是单个存储单元的情况下，读取第一存储单元中的第一数据的过程可以是直接读取；在第一存储单元是字线上的多个存储单元的情况下，读取第一存储单元中的第一数据相当于同时读取该字线上的多个存储单元中的第一数据。
78.在读取了第一存储单元中的第一数据后，需要在第一存储单元中反写第二数据，如图8所示，反写1。
79.其中，在按照存储单元的排列顺序读取第一数据的过程中，在存储单元为一条字线上的最后一个存储单元时，存储单元的下一个存储单元为下一条字线上的第一个存储单元。
80.在步骤s630中，在预设行预充电时间trp之后，读取第一存储单元所在位线上的第二存储单元中的第一数据。
81.参照图9，示出了感应放大器在读取数据0和反写数据1的过程中的电位变化情况。本公开示例性实施方式中，在存储阵列中写入第一数据0的时间可以是预设写恢复延时twr；在预设写恢复延时twr之后，可以在正常的行预充电时间normal trp之后，再反写第二数据1，其中反写第二数据1的时长为一个正常的写恢复延时normal twr。图9中的
①‑④
是一个连续的过程，其中，
①
和
②
是写入并读取第一数据的过程，
③
和
④
是反写第二数据，并读取第一存储单元所在位线上的第二存储单元中的第一数据的过程。在反写第二数据之后，需要严格控制行预充电时间trp，在预设行预充电时间trp之后，读取第一存储单元所在位线上的相邻的第二存储单元中的第一数据，即读取图8中第一行第二列中的数据0。
82.在正常的行预充电时间normal trp之后，由于读取的数据是0，因此，此时位线bl上的电位接近vss，即接近于0。接着，在数据反写的过程中，位线bl上的电位会上升，由于反写第二数据1的时长为一个正常的写恢复延时normal twr，因此，位线bl上的电位接近v
ary
，即接近于1。接着，在读取第一存储单元所在位线上的第二存储单元中的第一数据时，可以
是在预设行预充电时间trp之后，读取第二存储单元中的第一数据。其中，该预设行预充电时间trp可以根据实际情况进行调整，即通过卡trp可以改变感应放大器感应第一数据的准确性，从而用于确定感应放大器的感应边界。
83.相应的，参照图10，示出了感应放大器在读取数据1和反写数据0的过程中的电位变化情况。本公开示例性实施方式中，在存储阵列中写入第一数据1的时间可以是预设写恢复延时twr；在预设写恢复延时twr之后，可以在正常的行预充电时间normal trp之后，再反写第二数据0，其中反写第二数据0的时长为一个正常的写恢复延时normal twr。图10中的
①‑④
是一个连续的过程，其中，
①
和
②
是写入并读取第一数据的过程，
③
和
④
是反写第二数据，并读取第一存储单元所在位线上的第二存储单元中的第一数据的过程。在反写第二数据之后，需要严格控制行预充电时间trp，在预设行预充电时间trp之后，读取第一存储单元所在位线上的相邻的第二存储单元中的第一数据，即读取数据0。
84.在正常的行预充电时间normal trp之后，由于读取的数据是1，因此，此时位线bl上的电位接近v
ary
，即接近于1。接着，在数据反写的过程中，位线bl上的电位会下降，由于反写第二数据0的时长为一个正常的写恢复延时normal twr，因此，位线bl上的电位接近v
ss
，即接近于0。接着，在读取第一存储单元所在位线上的第二存储单元中的第一数据时，可以是在预设行预充电时间trp之后，读取第二存储单元中的第一数据。其中，该预设行预充电时间trp可以根据实际情况进行调整，即通过卡trp可以改变感应放大器感应第一数据的准确性，从而用于确定感应放大器的感应边界，即临界行预充电时间。
85.在实际确定临界行预充电时间的过程中，其大小会受到写恢复延时的影响，因此，本公开示例性实施方式在按顺序读取各存储单元中的第一数据，并反写第二数据的过程中，各存储单元中反写第二数据的写恢复延时normal twr相同，也就是说，在第一存储单元中反写第二数据的写恢复延时normal twr与在第二存储单元中反写第二数据的写恢复延时normal twr相同。在相同的写恢复延时twr下，所确定的临界行预充电时间更准确。其中，按顺序读取各存储单元中的第一数据，可以是按照存储单元的排列顺序读取，也可以是按照字线的排列顺序读取，此处不作特殊限定。需要说明的是，此处的写恢复延时既可以是正常的行预充电时间normal trp，也可以是预设写恢复延时twr。
86.在预设行预充电时间trp之后，读取第二存储单元中的第一数据的过程中，会出现两种情况，即读出的数据为第一数据和读出的数据为第二数据两种情况。
87.在步骤s640中，在第二存储单元中读取到第一数据的情况下，在第二存储单元中反写第二数据，并改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，即感应出错，此时将对应的临界行预充电时间，确定为行预充电时间边界值。
88.也就是说，在读出的数据为第一数据的时候，说明读取正确，则继续在第二存储单元中反写第二数据，并改变预设行预充电时间trp，读取第二存储单元的下一个存储单元中的第一数据，直到感应放大器在其所在的位线bl上无法正确读取到第一数据时，将该对应的临界行预充电时间确定为行预充电时间边界值。
89.然而，在读出的数据为第二数据的时候，即在第二存储单元中没有读取到第一数据的情况下，说明已经读取错误，属于非正常数据读取，可以将此时对应的临界行预充电时间确定为行预充电时间边界值，也可以继续反写第二数据，并改变预设行预充电时间trp，即卡trp，直到正确读取到第一数据时，将对应的上一个预设行预充电时间trp确定为行预
充电时间边界值。具体的，卡trp的大小可以根据实际情况确定，本公开示例性实施方式对此不作特殊限定。
90.接着图7和图8中对第一存储单元和第二存储单元进行第一数据读取和第二数据反写之后，参照图11，还可以再对下一个存储单元和下下一个存储单元进行第一数据读取和第二数据反写，直到确定出位线上的感应放大器的行预充电时间边界值。
91.在第一位线上的感应放大器的行预充电时间边界值确定完之后，参照图12，可以对下一条位线上的感应放大器的行预充电时间边界值进行确定，具体的确定方法一样，此处不再赘述。
92.按照上述方法，参照图13，在第一数据为1、第二数据为0的情况下，针对第一位线，可以从第一存储单元开始，执行第一数据读取和第二数据反写过程，通过卡trp读取第二存储单元中的第一数据，接着，对第二存储单元进行反写第二数据，按照上述方式直到确定出第一位线对应的感应放大器的行预充电时间边界值。接着，可以对第二位线上的存储单元执行相同的第一数据读取和第二数据反写过程，并通过卡trp对下一个存储单元中的数据进行读取，以确定出第二位线对应的感应放大器的行预充电时间边界值。
93.在实际应用中，根据行预充电时间边界值的大小就可以衡量感应放大器的感应能力，在同一个写恢复延时twr下，如果行预充电时间边界值越小，就说明该感应放大器的感应能力越强。以感应0数据为例，如果行预充电时间边界值越小，说明图9中的感应区域910中的位线bl上的电位与互补位线/bl上的电位差值越大，说明感应放大器的容错能力更强，可靠性也更高。
94.在实际应用中，不同的感应放大器，所确定的行预充电时间边界值不同，本公开示例性实施方式中，对于常规的感应放大器，所确定的行预充电时间边界值为5-20ns之间的任一值。
95.需要说明的是，由于一个感应放大器对应一个位线，因此，在感应放大器的感应边界确定过程中，所使用到的存储单元，例如上述的第一存储单元、第二存储单元，需要是同一条位线上的存储单元。或者，在第一存储单元是第一字线上的多个存储单元，第二存储单元是第二字线上的多个存储单元的情况下，第一字线和第二字线需要在同一条位线，即共用同一位线。
96.为了便于数据的读取，以及第一存储单元中的数据反写可以影响到第二存储单元，第二存储单元是第一存储单元所在位线上的下一个存储单元，一般在写入第一存储单元后，就会对第二存储单元进行写入，或者，在读取了第一存储单元中的数据后，就会对第二存储单元中的数据进行读取。或者，第二字线是第一字线的下一个字线，在对第一字线读写之后，会对第二字线进行读写。
97.本公开示例性实施方式中，为了制造感应出错的情况，还可以在上述的卡trp的基础上，通过改变写入第一数据的预设写恢复延时twr来实现，也就是卡写入第一数据的预设twr。通过卡预设twr，例如减小预设twr，可以使写入的数据不足，从而有利于在卡trp的时候，出现感应出错的情况。
98.在实际应用中，在第一数据为0的情况下，在预设写恢复延时之后，对应的写入的第一数据为0-0.5之间的任一值，即区域920；在第一数据为1的情况下，在预设写恢复延时之后，对应的写入的第一数据为0.5-1之间的任一值，即区域920。
99.在实际应用中，为了使写入的第二数据的电压不足，即进一步创造不利条件(即worse condition)，使得位线bl上的电位与互补位线/bl上的电位差值更大，可以在第一存储单元中反写第二数据的过程中，减小施加在第一存储单元字线上的电压，字线上的电压越小，字线打开的程度就较小，从而可以使得回写的电压降低。
100.需要说明的是，为了提高所确定的行预充电时间边界值的可比性，每个存储单元中所施加在字线上的电压一致，即施加在第一存储单元字线上的电压与施加在第二存储单元字线上的电压相等。
101.综上，本公开示例性实施方式通过在存储阵列中写入第一数据后，对存储单元中的第一数据读取，并反写第二数据的过程中，再结合卡预设行预充电时间trp的方式，可以改变位线bl上的电位与互补位线/bl上的电位差，在电位差达到某一临界值时，会出现读取第一数据出错的情况，在这种情况下所确定的临界行预充电时间，即为行预充电时间边界值，可以用来衡量感应放大器的感应能力。
102.需要说明的是，尽管在附图中以特定顺序描述了本发明中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
103.此外，在本示例实施例中，还提供了一种感应放大器感应边界确定装置。参照图14，该感应放大器感应边界确定装置1400可以包括：数据写入模块1410、数据反写模块1420、数据读取模块1430和边界值确定模块1440，其中：
104.数据写入模块1410，可以用于在存储阵列中写入第一数据；
105.数据反写模块1420，可以用于读取存储阵列中第一存储单元中的第一数据，并在第一存储单元中反写第二数据；
106.数据读取模块1430，可以用于在预设行预充电时间之后，读取第一存储单元所在位线上的第二存储单元中的第一数据；
107.边界值确定模块1440，可以用于在第二存储单元中读取到第一数据的情况下，在第二存储单元中反写第二数据，并改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。
108.在本公开的一种示例性实施方式中，边界值确定模块1440，还可以用于在所述第二存储单元中没有读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间，直到所述感应放大器在所述位线上正确读取到所述第一数据时，将对应的上一个所述预设行预充电时间，确定为所述行预充电时间边界值。
109.在本公开的一种示例性实施方式中，所述第二存储单元是所述第一存储单元所在所述位线上的下一个存储单元。
110.在本公开的一种示例性实施方式中，所述第一存储单元是第一字线上的多个存储单元，所述第二存储单元是第二字线上的多个存储单元，所述第一字线和所述第二字线共用同一所述位线。
111.在本公开的一种示例性实施方式中，所述第二字线是所述第一字线的下一个字线。
112.在本公开的一种示例性实施方式中，在所述存储阵列中写入所述第一数据的时间
为预设写恢复延时。
113.在本公开的一种示例性实施方式中，在所述第一数据为0的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0-0.5之间的任一值。
114.在本公开的一种示例性实施方式中，在所述第一数据为1的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0.5-1之间的任一值。
115.在本公开的一种示例性实施方式中，确定的所述行预充电时间边界值为5-20ns之间的任一值。
116.在本公开的一种示例性实施方式中，在所述第一存储单元中反写所述第二数据的时间与在所述第二存储单元中反写所述第二数据的时间相同。
117.在本公开的一种示例性实施方式中，数据写入模块1410，可以用于在所述存储阵列的各存储单元中均写入所述第一数据。
118.在本公开的一种示例性实施方式中，数据写入模块1410，可以用于在所述存储阵列的所述感应放大器所在位线上的存储单元中均写入所述第一数据。
119.在本公开的一种示例性实施方式中，数据写入模块1410，可以用于开启所述位线上的一条字线，顺序在一条所述字线上的每个所述存储单元中写入所述第一数据；关闭所述字线，开启下一条字线，并顺序在所述下一条字线上的每个所述存储单元中写入所述第一数据，直到顺序开启并在同一条位线的所有字线上写完所述第一数据。
120.在本公开的一种示例性实施方式中，数据反写模块1420，可以用于在所述第一存储单元中反写第二数据的过程中，减小施加在所述第一存储单元字线上的电压，以使写入的所述第二数据的电压不足。
121.在本公开的一种示例性实施方式中，施加在所述第一存储单元字线上的电压等于施加在所述第二存储单元字线上的电压。
122.上述中各感应放大器感应边界确定装置的虚拟模块的具体细节已经在对应的感应放大器感应边界确定方法中进行了详细的描述，因此，此处不再赘述。
123.应当注意，尽管在上文详细描述中提及了感应放大器感应边界确定装置的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
124.在本公开的示例性实施例中，还提供了一种能够实现上述方法的电子设备。
125.所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
126.下面参照图15来描述根据本发明的这种实施方式的电子设备1500。图15显示的电子设备1500仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
127.如图15所示，电子设备1500以通用计算设备的形式表现。电子设备1500的组件可以包括但不限于：上述至少一个处理单元1510、上述至少一个存储单元1520、连接不同系统组件(包括存储单元1520和处理单元1510)的总线1530、显示单元1540。
128.其中，所述存储单元1520存储有程序代码，所述程序代码可以被所述处理单元
1510执行，使得所述处理单元1510执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。例如，所述处理单元1510可以执行如图6中所示的步骤s610、在存储阵列中写入第一数据；步骤s620、读取存储阵列中第一存储单元中的第一数据，并在第一存储单元中反写第二数据；步骤s630、在预设行预充电时间之后，读取第一存储单元所在位线上的第二存储单元中的第一数据；步骤s640、在第二存储单元中读取到第一数据的情况下，在第二存储单元中反写第二数据，改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。
129.存储单元1520可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)15201和/或高速缓存存储单元15202，还可以进一步包括只读存储单元(rom)15203。
130.存储单元1520还可以包括具有一组(至少一个)程序模块15205的程序/实用工具15204，这样的程序模块15205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。
131.总线1530可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。
132.电子设备1500也可以与一个或多个外部设备1570(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1500交互的设备通信，和/或与使得该电子设备1500能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口1550进行。并且，电子设备1500还可以通过网络适配器1560与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图所示，网络适配器1560通过总线1530与电子设备1500的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1500使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。
133.通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。
134.在本公开的示例性实施例中，还提供了一种计算机可读存储介质，其上存储有能够实现本说明书上述方法的程序产品。在一些可能的实施方式中，本发明的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本发明各种示例性实施方式的步骤。
135.根据本发明的实施方式的用于实现上述方法的程序产品，其可以采用便携式紧凑盘只读存储器(cd-rom)并包括程序代码，并可以在终端设备，例如个人电脑上运行。然而，本发明的程序产品不限于此，在本文件中，可读存储介质可以是任何包含或存储程序的有
形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。
136.所述程序产品可以采用一个或多个可读介质的任意组合。可读介质可以是可读信号介质或者可读存储介质。可读存储介质例如可以为但不限于电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。可读存储介质的更具体的例子(非穷举的列表)包括：具有一个或多个导线的电连接、便携式盘、硬盘、随机存取存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。
137.计算机可读信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。
138.可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、rf等等，或者上述的任意合适的组合。
139.可以以一种或多种程序设计语言的任意组合来编写用于执行本发明操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、c++等，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。
140.此外，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
141.本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其他实施例。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由权利要求指出。
142.应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限定。

技术特征：
1.一种感应放大器感应边界确定方法，其特征在于，所述方法包括：在存储阵列中写入第一数据；读取所述存储阵列中第一存储单元中的所述第一数据，并在所述第一存储单元中反写第二数据；在预设行预充电时间之后，读取所述第一存储单元所在位线上的第二存储单元中的所述第一数据；在所述第二存储单元中读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间，直到所述感应放大器在所述位线上无法正确读取到所述第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。2.根据权利要求1所述的方法，其特征在于，所述方法还包括：在所述第二存储单元中没有读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间trp，直到所述感应放大器在所述位线上正确读取到所述第一数据时，将对应的上一个所述预设行预充电时间，确定为所述行预充电时间边界值。3.根据权利要求1所述的方法，其特征在于，所述第二存储单元是所述第一存储单元所在所述位线上的下一个存储单元。4.根据权利要求1所述的方法，其特征在于，所述第一存储单元是第一字线上的多个存储单元，所述第二存储单元是第二字线上的多个存储单元，所述第一字线和所述第二字线共用同一所述位线。5.根据权利要求4所述的方法，其特征在于，所述第二字线是所述第一字线的下一个字线。6.根据权利要求1-5中任一项所述的方法，其特征在于，在所述存储阵列中写入所述第一数据的时间为预设写恢复延时。7.根据权利要求6所述的方法，其特征在于，在所述第一数据为0的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0-0.5之间的任一值。8.根据权利要求6所述的方法，其特征在于，在所述第一数据为1的情况下，在所述预设写恢复延时之后，对应的写入的所述第一数据为0.5-1之间的任一值。9.根据权利要求1-5中任一项所述的方法，其特征在于，确定的所述行预充电时间边界值为5-20ns之间的任一值。10.根据权利要求1-5中任一项所述的方法，其特征在于，在所述第一存储单元中反写所述第二数据的时间与在所述第二存储单元中反写所述第二数据的时间相同。11.根据权利要求1-5中任一项所述的方法，其特征在于，在存储阵列中写入第一数据包括：在所述存储阵列的各存储单元中均写入所述第一数据。12.根据权利要求1-5中任一项所述的方法，其特征在于，在存储阵列中写入第一数据包括：在所述存储阵列的所述感应放大器所在位线上的存储单元中均写入所述第一数据。13.根据权利要求12所述的方法，其特征在于，在所述存储阵列的所述感应放大器所在位线上的存储单元中均写入所述第一数据包括：
开启所述位线上的一条字线，顺序在一条所述字线上的每个所述存储单元中写入所述第一数据；关闭所述字线，开启下一条字线，并顺序在所述下一条字线上的每个所述存储单元中写入所述第一数据，直到顺序开启并在同一条位线的所有字线上写完所述第一数据。14.根据权利要求1-5中任一项所述的方法，其特征在于，所述方法还包括：在所述第一存储单元中反写第二数据的过程中，减小施加在所述第一存储单元字线上的电压，以使写入的所述第二数据的电压不足。15.根据权利要求14所述的方法，其特征在于，施加在所述第一存储单元字线上的电压等于施加在所述第二存储单元字线上的电压。16.一种感应放大器感应边界确定装置，其特征在于，所述装置包括：数据写入模块，用于在存储阵列中写入第一数据；数据反写模块，用于读取所述存储阵列中第一存储单元中的所述第一数据，并在所述第一存储单元中反写第二数据；数据读取模块，用于在预设行预充电时间之后，读取所述第一存储单元所在位线上的第二存储单元中的所述第一数据；边界值确定模块，用于在所述第二存储单元中读取到所述第一数据的情况下，在所述第二存储单元中反写所述第二数据，并改变所述预设行预充电时间，直到所述感应放大器在所述位线上无法正确读取到所述第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。17.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1～15中任意一项所述的感应放大器感应边界确定方法。18.一种电子设备，其特征在于，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～15中任意一项所述的感应放大器感应边界确定方法。

技术总结
本公开是关于一种感应放大器感应边界确定方法、感应放大器感应边界确定装置、计算机可读存储介质及电子设备，涉及集成电路技术领域。该感应放大器感应边界确定方法包括：在存储阵列中写入第一数据；读取存储阵列中第一存储单元中的第一数据，并在第一存储单元中反写第二数据；在预设行预充电时间之后，读取第一存储单元所在位线上的第二存储单元中的第一数据；在第二存储单元中读取到第一数据的情况下，在第二存储单元中反写第二数据，并改变预设行预充电时间，直到感应放大器在位线上无法正确读取到第一数据时，将对应的临界行预充电时间，确定为行预充电时间边界值。本公开可以衡量感应放大器的感应能力。衡量感应放大器的感应能力。衡量感应放大器的感应能力。


技术研发人员：楚西坤
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2022.03.23
技术公布日：2023/10/8