形成封装半导体装置的方法和封装半导体装置与流程

1.本技术涉及半导体装置，并且特别涉及形成半导体封装及对应半导体封装配置的方法。


背景技术：

2.诸如mosfet(金属氧化物半导体场效应晶体管)、igbt(绝缘栅双极晶体管)、二极管等的高压半导体装置通常封装在模制半导体封装中，该模制半导体封装包括从封装体伸出的若干引线。这些类型的半导体封装通常用在诸如交通工具、电力传输、hvac等的高功率应用中。针对诸如低电阻、低寄生电感、低寄生电容耦合等的高电压应用的产品性能要求需要创新的解决方案。特别地，用于将半导体管芯彼此电连接和/或电连接至封装引线的传统互连技术不具备小封装占用空间以满足现代性能要求。例如，虽然接合线的电阻可以通过增加线的直径而有利地提高，但是这在组装处理中产生了实际的挑战并且增加了封装的尺寸。
3.因此，需要用于半导体装置的改进的低寄生封装。


技术实现要素：

4.公开了形成封装半导体装置的方法。根据实施方式，方法包括：提供包括管芯焊盘和多个引线的引线框架；提供第一半导体管芯，第一半导体管芯包括设置在第一半导体管芯的主表面上的第一负载端子；提供第二半导体管芯，第二半导体管芯包括设置在第二半导体管芯的主表面上的多个i/o端子；将第一半导体管芯和第二半导体管芯安装在引线框架上，使得第一半导体管芯和第二半导体管芯的主表面各自背离管芯焊盘，形成封装第一半导体管芯和第二半导体管芯的电绝缘模制料的封装体，在封装体的上表面上形成多个导电轨道，导电轨道将来自第二半导体管芯的i/o端子中的至少一些电连接至第一组引线，以及在封装体的上表面上形成金属盘，金属盘将第一负载端子电连接至第二引线。
5.单独地或组合地，封装体被形成为在封装体的上表面处暴露引线的内表面部分，其中，导电轨道被形成为接触来自第一组引线中的引线的内表面部分，并且其中，金属盘被形成为接触第二引线的内表面部分。
6.单独地或组合地，封装体被形成为包括封装体的上表面中的凹部，并且引线的所暴露的内表面部分从凹部的第一侧壁突出。
7.单独地或组合地，方法还包括在形成封装体之前在第二半导体管芯的i/o端子上形成垂直互连元件，其中，封装体被形成为暴露设置在封装体的上表面处的i/o端子上的垂直互连元件的上端，并且其中，导电轨道被形成为接触设置在i/o端子上的垂直互连元件的所暴露的上端。
8.单独地或组合地，形成多个导电轨道和金属盘中的任一个包括激光辅助金属沉积、喷墨金属印刷、电镀和化学镀中的任一种或更多种。
9.单独地或组合地，方法还包括在形成封装体之前在第一半导体管芯的第一负载端
子上形成垂直互连元件，并且其中，封装体被形成为在封装体的上表面处暴露第一负载端子上的垂直互连元件的上端。
10.单独地或组合地，金属盘形成在封装体的上表面上，以便接触第一负载端子上的垂直互连元件的所暴露的上端。
11.单独地或组合地，方法还包括在封装体的上表面中形成暴露第一半导体管芯的第一负载端子的开口，并且其中，形成开口包括使用第一负载端子上的垂直互连元件的所暴露的上端来识别封装体下方的第一负载端子的位置。
12.单独地或组合地，方法还包括在形成封装体之前在第一半导体管芯的第一负载端子上形成条带，其中，封装体被形成为在封装体的上表面处暴露条带的顶点，并且其中，金属盘形成在条带的所暴露的顶点上。
13.单独地或组合地，方法还包括在导电轨道上形成阻焊膜。
14.单独地或组合地，方法还包括形成覆盖金属盘的电绝缘并且导热材料层。
15.单独地或组合地，封装体被形成为在封装体的第一表面处直接暴露第一负载端子和i/o端子。
16.单独地或组合地，第一半导体管芯是功率晶体管管芯，其包括设置在第一半导体管芯的主表面上的栅极端子，第二半导体管芯是逻辑管芯，并且方法还包括在封装体的上表面上形成第二导电轨道，第二导电轨道将来自第二半导体管芯的i/o端子中的一个电连接至第一半导体管芯的栅极端子。
17.单独地或组合地，第一半导体管芯包括设置在第一半导体管芯的后表面上的第二负载端子，其中，第一半导体管芯的第二负载端子面向管芯焊盘并与管芯焊盘电连接。
18.根据另一实施方式，方法包括：提供包括管芯焊盘及多个引线的引线框架；提供第一半导体管芯，其包括第一负载端子及设置在第一半导体管芯的主表面上的多个i/o端子；提供第二半导体管芯，其包括第一负载端子及设置在第二半导体管芯的主表面上的栅极端子；将第一半导体管芯直接安装在引线框架上，使得第一半导体管芯的主表面背离引线框架，将第二半导体管芯安装在第一半导体管芯上，使得第二半导体管芯的主表面背离引线框架，形成封装第一半导体管芯和第二半导体管芯的电绝缘模制料的封装体，在封装体的上表面上形成多个第一导电轨道，第一导电轨道将来自第一半导体管芯的i/o端子中的至少一些电连接至第一组引线，在封装体的上表面上形成第二导电轨道，第二导电轨道将来自第一半导体管芯的i/o端子中的一个电连接至第二半导体管芯的栅极端子，在封装体的上表面上形成将第一半导体管芯的第一负载端子电连接至第二引线的第一金属盘，以及在封装体的上表面上形成将第二半导体管芯的第一负载端子电连接至第三引线的第二金属盘。
19.单独地或组合地，第一半导体管芯包括被整体地集成在第一半导体管芯中的功率晶体管装置块和逻辑块，其中，第二晶体管管芯包括功率晶体管装置，其中，第一半导体管芯的功率晶体管装置块和第二半导体管芯的功率晶体管装置形成半桥电路，并且其中，第一半导体管芯的逻辑块形成被配置成控制半桥电路的开关操作的驱动器电路。
20.单独地或组合地，方法还包括：提供第三半导体管芯，第三半导体管芯包括第一负载端子和设置在第三半导体管芯的主表面上的多个i/o端子；提供第四半导体管芯，第四半导体管芯包括第一负载端子和设置在第四半导体管芯的主表面上的栅极端子；将第三半导
体管芯直接安装在引线框架上，使得第三半导体管芯的主表面背离引线框架，以及将第四半导体管芯安装在第三半导体管芯上，使得第四半导体管芯的主表面背离引线框架，其中，第三半导体管芯包括被整体地集成在第三半导体管芯中的逻辑块和功率晶体管装置块，其中，第四晶体管管芯包括功率晶体管装置，其中，第三半导体管芯的功率晶体管装置块和第四半导体管芯的功率晶体管装置形成第二半桥电路，并且其中，第三半导体管芯的逻辑块形成被配置成控制第二半桥电路的开关操作的驱动器电路。
21.公开了封装半导体装置。根据实施方式，封装半导体装置包括：引线框架，其包括管芯焊盘及多个引线；第一半导体管芯，其包括设置在第一半导体管芯的背离管芯焊盘的主表面上的第一负载端子；第二半导体管芯，其包括设置在第二半导体管芯的背离管芯焊盘的主表面上的多个i/o端子；封装第一半导体管芯和第二半导体管芯的电绝缘模制料的封装体；多个导电轨道，其形成于封装体的上表面上并且将来自第二半导体管芯的i/o端子中的至少一些电连接至第一组引线；以及金属盘，其形成于封装体的上表面上并且将第一负载端子电连接至第二引线。
22.单独地或组合地，引线的内表面部分在封装体的上表面处暴露，并且其中，金属盘和导电轨道接触引线的所暴露的内表面部分。
23.单独地或组合地，封装体包括在封装体的上表面中的凹部，并且其中，引线的所暴露的内表面部分从凹部的第一外侧壁突出。
24.单独地或组合地，凹部通过封装体的较厚部分与封装体的外边缘侧间隔开，并且其中，引线的上表面在较厚部分中由封装材料覆盖。
25.单独地或组合地，凹部包括与第一侧壁相对的第二侧壁和底表面，并且其中，金属盘完全填充凹部的第一侧壁与第二侧壁之间的区域。
26.单独地或组合地，第一半导体管芯是功率晶体管管芯，其包括设置在第一半导体管芯的主表面上的栅极端子，第二半导体管芯是逻辑管芯，并且其中，半导体封装还包括封装体的上表面上的第二多个导电轨道，第二多个导电轨道将来自第二半导体管芯的i/o端子中的至少一个电连接至第二半导体管芯的栅极端子。
27.单独地或组合地，第一半导体管芯安装在第二半导体管芯的顶部上，并且其中，第二半导体管芯直接安装在管芯焊盘上。
附图说明
28.附图的元素不一定相对于彼此按比例绘制。相似的附图标记表示对应的类似部件。可以将所示出的各种实施方式的特征进行结合，除非它们互相排斥。在附图中描绘了实施方式，并且在以下的描述中对实施方式进行了详细描述。
29.图1a至图1l示出了根据实施方式的用于形成在封装体的上表面上具有多个导电轨道和金属盘的半导体封装的所选方法步骤。
30.图2a至图2g示出了根据实施方式的用于形成在封装体的上表面上具有多个导电轨道和金属盘的半导体封装的所选方法步骤。
具体实施方式
31.本文中描述形成封装半导体装置的方法和对应的封装半导体装置的各种实施方
式。通过在管芯焊盘上安装第一半导体管芯和第二半导体管芯来形成封装半导体装置。来自第二半导体管芯的i/o端子通过形成在封装体的上表面中的导电轨道电连接至封装引线。来自第二半导体管芯的负载端子通过也形成在封装体的上表面中的金属盘连接至一个或更多个封装引线。导电轨道提供高密度和高性能的电互连。同时，金属盘提供低电阻连接，其可以是到功率晶体管管芯的电源连接，诸如源极或漏极连接。有利地，导电轨道和金属盘可以通过金属结构化技术以最小的费用形成。根据一个实施方式，封装的封装体被形成为包括暴露引线的内表面部分的凹部，其中，凹部外部的封装体的较厚部分覆盖并保持封装引线。导电轨道和/或金属盘可以直接形成和构造在凹部内。诸如阻焊剂层和/或热界面材料层的保护结构可以布置在导电轨道和/或金属盘上的凹部中。
32.参照图1a，形成封装半导体装置的方法包括提供管芯焊盘100和多个引线102。管芯焊盘100和多个引线102每个都可以由引线框架提供，该引线框架由诸如铜(cu)、铝(al)、镍(ni)、银(ag)、钯(pd)、金(au)等的金属及其合金或组合形成。引线框架可以被如下提供：通过对包括上文所列金属中的任一种或其组合的大体上均匀厚度的金属片执行诸如冲压、蚀刻、冲孔等的金属处理技术以形成管芯焊盘100和多个引线102。虽然所描绘的实施方式展示所谓的表面安装装置配置，但本文中所描述的实施方式更通常适用于其它类型的封装配置，包括无引线封装(例如，qfn)及通孔型封装。提供管芯焊盘100和多个引线102的引线框架可以是包括在封装之前连接至引线102和管芯焊盘100的外围环或节段(未示出)的单元引线框结构的一部分。
33.第一半导体管芯104和第二半导体管芯106被提供并安装在管芯焊盘100上。在被安装至金属引线框架上之前，可以例如通过锯割从半导体晶片(未图示)单个化第一半导体管芯104和第二半导体管芯106。通常，半导体晶片以及由此得到的半导体管芯可以由适合于制造半导体装置的任何半导体材料制成。这种材料的示例包括但不限于：元素半导体材料，诸如硅(si)或锗(ge)；第iv族化合物半导体材料，诸如碳化硅(sic)或硅锗(sige)；二元、三元或四元iii-v族半导体材料，诸如氮化镓(gan)、砷化镓(gaas)、磷化镓(gap)、磷化铟(inp)、磷化铟镓(ingapa)、氮化铝镓(algan)、氮化铝铟(alinn)、氮化铟镓(ingan)、氮化铝镓铟(algainn)或磷化铟镓砷(ingaasp)等。
34.通常来说，第一半导体管芯104和第二半导体管芯106中的每个可以具有任何装置配置。这些装置配置的示例包括离散装置配置(例如，二极管、晶体管、晶闸管等)和集成装置配置(例如，逻辑装置、专用集成电路(asic)、assp(应用特定标准产品)、控制器等)。第一半导体管芯104和第二半导体管芯106中的至少一个可以为垂直装置，意味着装置被配置成在垂直于相应半导体管芯的主表面和后表面的方向上传导电流。第一半导体管芯104和第二半导体管芯106中的至少一个可以是横向器件，意味着装置被配置成在平行于相应半导体管芯的主表面的方向上传导电流。
35.第一半导体管芯104和第二半导体管芯106各自安装在管芯焊盘100上。在安装位置中，第一半导体管芯104和第二半导体管芯106的主表面背离管芯焊盘100，并且第一半导体管芯104和第二半导体管芯106的后表面面向管芯焊盘100。可以在第一半导体管芯104和第二半导体管芯106的后表面与管芯焊盘100之间提供诸如焊料、烧结物、胶水等粘合剂以实现安装。在垂直装置的情况下，粘合剂可以在第一半导体管芯104和第二半导体管芯106的后表面与管芯焊盘100之间形成导电连接。
36.根据实施方式，第一半导体管芯104包括功率半导体装置。功率半导体装置的示例包括功率misfet(金属绝缘体半导体场效应晶体管)、功率mosfet(金属氧化物半导体场效应晶体管)、igbt(绝缘栅极双极晶体管)、jfet(结型栅极场效应晶体管)、hemt(高电子迁移率晶体管)、功率双极晶体管或功率二极管，诸如例如pin二极管或肖特基二极管等。在一个特定实施方式中，第一半导体管芯104包括垂直功率晶体管，例如mosfe tigbt等，其被额定成阻断100v(伏)、600v、1200v或更高量级的电压。
37.根据实施方式，第二半导体管芯106包括逻辑装置。逻辑装置的示例包括基于cmos(互补金属氧化物半导体)的asic(专用集成电路)装置和assp(应用特定标准产品)。在一个特定实施方式中，第二半导体管芯106包括驱动器电路，其被配置成例如在第一半导体管芯104包括功率晶体管的情况下控制第一半导体管芯104的开关操作。
38.第一半导体管芯104包括设置在第一半导体管芯104的主表面上的第一负载端子108。第一负载端子108可以是装置的电压阻断端子，例如源极、漏极、发射极、集电极等。第一半导体管芯104包括第二负载端子(未示出)，其对应于装置的与第一负载端子相对的电压阻断端子，例如源极、漏极、发射极、集电极等。在垂直装置配置(如图所示)的情况下，第二负载端子可以设置在第一半导体管芯104的后表面上，并且可以例如通过诸如焊料或烧结物的导电粘合剂面向管芯焊盘100并与管芯焊盘100电连接。在这种情况下，管芯焊盘100被配置成向第一半导体管芯104提供电源电压。在横向装置配置的情况下，第一半导体管芯104的第二负载端子可以设置在第一半导体管芯104的主表面上。例如在晶体管装置的情况下，第一半导体管芯104还可以包括设置在第一半导体管芯104的主表面上的一个或更多个栅极端子110。以公知的方式，栅极端子110可以控制第一半导体管芯104的第一负载端子108和第二负载端子之间的导电连接。
39.第二半导体管芯106包括设置在第二半导体管芯106的主表面上的多个i/o(输入/输出)端子112。i/o端子112是指接收或提供在工作期间调制的信号(例如数字逻辑信号)的端子。在第二半导体管芯106是逻辑管芯的情况下，i/o端子112可以包括接收用于切换半导体管芯的输入信号的输入端子，和被配置成向第二半导体管芯106的栅极端子110提供切换信号(例如，pwm(脉冲宽度调制))的输出端子。第二半导体管芯106可以另外包括传感器，例如温度传感器、短路传感器等，其被配置成监测第一半导体管芯108的工作并且在危险状况的情况下保护第一半导体管芯108。第二半导体管芯106还可以包括设置在第二半导体管芯106的主表面上的电源端子114。电源端子114接收固定电压，诸如正电压和参照电位。因此，在管芯焊盘100被配置成向第一半导体管芯104提供电源电压的情况下，可以通过电源端子114独立地为第二半导体管芯106供电。在又一实施方式中，第二半导体管芯106可以包括被整体地集成于其中的功率半导体装置(例如，功率晶体管)和包括驱动器电路的逻辑部分。在这种情况下，第二半导体管芯106的功率半导体装置可以包括后表面端子，该后表面端子以与上述类似的方式电连接至管芯焊盘100。
40.参照图1b，垂直互连元件116形成在第一半导体管芯104和第二半导体管芯106的主表面上。垂直互连元件116可以形成在任何端子上，包括第一半导体管芯104的第一负载端子108和栅极端子110，以及第二半导体管芯106的i/o端子112和电源端子114。垂直互连元件116是导电结构，其提供到其上形成垂直互连元件116的端子的升高的电接触点。根据实施方式，垂直互连元件116被配置成柱，诸如铜基柱。根据另一实施方式，垂直互连元件
116被配置成螺纹凸点，诸如铜基螺纹凸点，也可以是垂直线。
41.参照图1c，封装体118形成在引线框架结构上。封装体118封装第一半导体管芯104和第二半导体管芯106，其中，引线102从封装体118的外边缘侧伸出。根据一个实施方式，封装体118通过诸如注射模制、传递模制、压缩模制等的模制工艺形成。本发明的一些实施方式用于有引线封装，而不是无引线封装。
42.通常而言，封装体118可以包括适合于半导体封装的任何电绝缘材料。这些材料的示例包括模制料、环氧树脂、热固性塑料、聚合物、树脂、纤维和玻璃编织纤维材料等。根据实施方式，封装体118包括可激光激活的模制料。可激光激活的模制料是指包括金属离子(例如，cu、ni、ag等)的模制料。这些金属离子通过施加至模制料的聚焦激光束而被激活，这在模制料的表面产生活性金属，用于随后的电镀工艺，诸如化学镀或电镀技术。除了添加的金属离子之外，可激光激活的模制料包括聚合物材料作为基础材料。这些聚合物的示例包括具有树脂基的热固性聚合物、abs(丙烯腈丁二烯苯乙烯)、pc/abs(聚碳酸酯/丙烯腈丁二烯苯乙烯)、pc(聚碳酸酯)、pa/ppa(聚酰亚胺/聚邻苯二甲酰胺)、pbt(聚对苯二甲酸丁二醇酯)、cop(环烯烃聚合物)、ppe(聚苯醚)、lcp(液晶聚合物)、pei(聚乙烯亚胺或聚氮丙啶)、peek(聚醚醚酮)、pps(聚苯硫醚)等。
43.封装体118被形成为使得垂直互连元件116的上端在封装体118的与管芯焊盘100相对的上表面120处暴露。另外，封装体118被形成为使得引线102的内表面部分122在封装体118的上表面120处暴露。引线102的内表面部分122是指引线102的延伸至引线102的面向管芯焊盘100的内端的那些表面，并且可以包括引线102的远离管芯焊盘100延伸的上表面和引线102的面向管芯焊盘100的侧表面。这种布置提供了使后面的金属盘134和/或导电轨道130容易地连接至相应的管芯和引线的益处，并且在将保护结构140施加至封装体124的顶部上的后面的步骤之后，金属盘108和导电轨道130在最终的半导体封装内被隐藏和保护。
44.根据所描绘的实施方式，封装体118被形成为包括封装体118的上表面120中的凹部124。凹部124包括彼此相对的第一侧壁126和第二侧壁128以及在第一侧壁126与第二侧壁128之间延伸的底表面128。引线102的所暴露的内表面部分122可以从第一侧壁126和第二侧壁128中的一个或两个突出。
45.凹部124可以以各种不同的方式形成。根据一种技术，封装体118最初被形成为具有基本上立方体形状和/或基本上平坦的上表面120，并且通过随后例如通过抛光、研磨、蚀刻等从封装体118的上表面120去除封装材料来形成凹部124。根据另一种技术，可以通过适当地配置形成封装体118的模具工具腔以将凹部124形成为模制特征来形成凹部124。在任一情况下，在封装体118的上表面120中形成凹部124允许垂直互连元件116的上端和/或引线102的内表面部分122从封装体118的上表面120暴露。同时，封装体118包括布置在封装体118的侧壁126与外边缘侧之间的较厚部分129。引线102通过较厚部分129固定至封装体118，并通过较厚部分129彼此电绝缘。该实施方式使得有可能制造有引线封装，而不是无引线封装。
46.参照图1d，多个导电轨道130形成在封装体118的上表面120中。导电轨道130可以被形成为直接接触引线102的所暴露的内表面部分122并且直接接触垂直互连元件116的上端。多个导电轨道130将来自第二半导体管芯106的i/o端子112中的至少一些电连接至引线
102中的第一组引线132。多个导电轨道130还可以将第二半导体管芯106的电源端子114电连接至来自第一组引线132中的引线102中的不同引线。因此，导电轨道130可以代替对其它类型的互连元件的需要，诸如接合线、条带、夹子等。
47.另外，在封装体118的上表面120上形成金属盘134。金属盘134可以被形成为直接接触引线102的所暴露的内表面部分122并且直接接触垂直互连元件116的上端。金属盘134将第一半导体管芯104的第一负载端子108电连接至引线102中的第二组引线136，第二组引线136包括不是引线102中的第一组引线中的一部分的多个引线。也就是说，金属盘134在引线102中的至少一个与第一半导体管芯104的第一负载端子108之间形成单独的导电路径。因此，金属盘134可以代替对其它类型的互连元件的需要，诸如接合线、条带、夹子等。
48.由于其尺寸，金属盘134在第一半导体管芯104的第一负载端子108与引线102之间提供低电阻连接。例如，如图所示，金属盘134可以被形成为占据大的表面面积，诸如覆盖基本上所有第一半导体管芯104的面积和/或完全填充凹部124的第一侧壁126与第二侧壁128之间的区域的面积。结果，互连具有大的电流承载能力。此外，凹部124中的金属盘134的布置允许金属盘134与来自第二组引线136中的多个引线102接触，从而在多个引线102之间分配负载电流并减小电阻。此外，金属盘134的大尺寸允许金属盘134单独用作电接触结构和/或可以与外部散热器配合的冷却结构。此外，具有这种大尺寸的金属盘134消除了对功率半导体封装中常用的昂贵并且难以组装的夹子的需要。
49.根据实施方式，导电轨道130和/或金属盘134通过激光直接成型技术形成。根据该技术，封装体118包括可激光激活的模制料，并且根据具体情况，在对应于导电轨道130和/或金属盘134的期望位置的选定区域处将激光施加至封装体118的上表面120。所施加的激光能量在封装体118中产生激光激活区，其在封装体118中形成充当金属电镀工艺的核的复合物。随后，执行金属电镀工艺，以便在激光激活的区域中选择性地沉积金属，而不在不包括复合物的封装体118的相邻位置中形成金属。该金属电镀工艺可以包括电镀工艺、化学镀工艺或两者。在任一情况下，将装置浸没在含有金属离子(例如，cu+离子，ni+离子，ag+离子等)的化学浴中，金属离子与激光激活的区域中的有机金属配合物反应，从而根据具体情况形成导电轨道130和/或金属盘134。
50.根据另一实施方式，导电轨道130和/或金属盘134通过激光辅助金属沉积技术形成。根据该技术，根据具体情况，在对应于导电轨道130和/或金属盘134的期望位置的选定区域处将金属粉末施加至封装体118的上表面120。随后，使用激光束在激光束的焦点处将金属功率熔合在一起形成金属轨道和/或金属盘134。
51.根据另一实施方式，导电轨道130和/或金属盘134通过喷墨金属印刷工艺形成。根据该技术，包括液体溶剂和导电金属(例如ag、cu等)的粘性油墨通过印刷头施加在所需位置，随后干燥。
52.更一般地，形成导电轨道130和金属盘134可以包括以下各项中的任一个或更多个：激光直接成型技术、激光辅助金属沉积技术、电镀技术和化学镀技术。导电轨道130可以通过与金属盘134相同的技术或与金属盘134不同的技术形成。在不使用激光直接成型技术来形成导电轨道130和金属盘134中的任一个的情况下，封装体118不必包括可激光激活的模制料。
53.参照图1e至图1h，示出了用于在半导体管芯的端子与引线102之间形成电互连的
替选技术。图1e至图1h所示的工艺步骤可以作为在第一半导体管芯104上形成互连元件116的替选方式来执行。虽然图1e至图1h仅示出了第一半导体管芯104，但是该技术可以结合至前述技术中，使得用于在第二半导体管芯106上形成互连元件116的步骤可以保持相同。
54.根据图1e至图1h的技术，一个或更多个条带117用于提供第一半导体管芯104与金属盘134之间的垂直电互连。更详细地，如图1e所示，在形成封装体118之前，至少一个条带117在多个位置处接合在第一半导体管芯104的第一端子108上。通常而言，连续条带117可以是在半导体封装中使用的铝互连条带，并且可以例如通过楔形接合工艺在多个位置处接合至第一半导体管芯104。如从第一半导体管芯104的平面透视图所示，可以形成多个条带117。代替所示的平行线性图案，可以获得其它类型的图案，诸如其中，条带117相对于彼此以垂直或非垂直角度设置的交叉图案。如图1f所示，然后例如根据前述技术形成封装体118。如图1f所示，凹部124例如根据前述技术被形成在封装体118中。在这种情况下，凹部124暴露条带117的顶点，从而产生多个接触点，用于以与前述互连元件116类似的方式连接至第一端子108。如图1f所示，例如根据前述技术形成金属盘134。金属盘134形成在条带117的所暴露的顶点上，从而形成至第一负载端子108的电连接。
55.参照图1i和图1j，示出了用于形成半导体管芯的端子与引线102之间的电互连的替选技术。图1i和图1j各自示出了可以替代图1c中所示的工艺步骤的工艺步骤。
56.参照图1i，可以通过执行与先前参照图1a至图1c描述的相同的工艺步骤来形成半导体封装，除了垂直互连元件116具有不同的布置。在图1i的实施方式中，第一负载端子108上的垂直互连元件116仅布置在第一负载端子108的外部边界处，更具体地布置在第一负载端子108的拐角处，而不是如图1b所示散布在第一负载端子108的区域上。因此，当封装体118如图1i所示形成时，所暴露的垂直互连元件116标识第一负载端子108的外部边界。换句话说，垂直互连元件116被布置成提供指示第一负载端子108的位置的基准点。利用这种布置，可以在封装材料中形成开口，该开口暴露第一负载端子108的至少一部分或完全暴露第一负载端子108(如图1j所示)。开口可以通过各种不同的技术形成，例如蚀刻、激光等。第一负载端子108上的垂直互连元件116此时可以可选地去除。在形成该开口之后，金属盘134可以直接形成在第一负载端子108的所暴露的部分上。例如，可以使用诸如化学镀或电镀的电镀技术，其中，第一半导体管芯104的第一负载端子108用作该电镀工艺的种子。根据另一种技术，诸如平坦金属板的单独金属结构可以布置在凹部124中，并且例如通过焊接技术直接附接和连接至所暴露的第一负载端子108和第二引线102的所暴露的表面部分。
57.参照图1j，除了使用垂直互连元件116，可以通过执行与先前参照图1a至图1c描述的相同的工艺步骤来形成半导体封装。在这种情况下，封装体118被模制为包括开口138，其暴露第一半导体管芯104的第一负载端子108和栅极端子110，以及第二半导体管芯106的i/o端子112和电源端子114。这可以通过适当地配置用于形成封装体11的模具工具腔来实现。导电轨道130和金属盘134可以根据前述技术形成在图1j所示的装置上，例如激光直接成型、激光辅助金属沉积、电镀、化学镀等。
58.参照图1k，在完成金属结构化工艺之后，可以在导电轨道130上形成保护结构140。保护结构140可以包括电绝缘材料。因此，保护结构140可以覆盖和电隔离导电轨道130。例如，电绝缘保护结构140可以包括阻焊材料，诸如漆、环氧树脂、液态光成像阻焊膜、干膜光成像阻焊膜等。同时，金属盘134可以在完成的半导体封装中保持暴露。以这种方式，金属盘
134可以与完成的半导体封装中的散热器电接触和/或配合。在这种情况下，为了保护/防腐蚀的目的，可以在金属盘134上施加可选的镀层，诸如sn镀层。
59.参照图1l，可以在经封装的半导体封装上设置导热材料可选层142。导热材料层142可以设置在金属盘134上和导电轨道130上。在这种情况下，可以省略保护结构140。导热材料层142是可选的特征，如果不需要到金属盘134的电连接，则可以设置导热材料层142。在这种情况下，导热材料层142与金属盘134组合提供可以在工作期间从第一半导体管芯104和第二半导体管芯106提取热量的散热特征。散热器可以附接至导热材料层142，其中，导热材料层142的电绝缘性质提供电隔离。
60.参照图2a至图2g，描绘根据实施方式的形成封装半导体装置的方法。根据图2a至图2g，封装半导体装置包括多个半导体管芯的堆叠布置，并且上述金属结构化技术用于形成从半导体管芯至封装引线的互连和堆叠半导体管芯之间的互连。
61.如图2a所示，提供了包括管芯焊盘100和多个引线102的引线框架。第一半导体管芯144安装在管芯焊盘100上。根据实施方式，第一半导体管芯144包括被整体地集成在第一半导体管芯144中的功率晶体管装置块和逻辑块。更具体地，第一半导体管芯144可以包括结合至第一半导体管芯144的第一部分中的功率晶体管(例如mosfet，igbt等)，以及被配置成控制结合至第一半导体管芯144的第二部分(不同于第一部分)中的功率晶体管的开关操作的逻辑电路。因此，第一半导体管芯144可以组合来自参照图1a描述的实施方式的第一半导体管芯104和第二半导体管芯106的电路。因此，第一半导体管芯144可以包括第一负载端子108和设置在第一半导体管芯144的主表面上的多个i/o端子112，以及设置在第一半导体管芯144的后表面上的第二负载端子(未示出)，其中，这些端子执行与图1a中描述的对应标识的端子相同的功能。
62.参照图2b，第二半导体管芯146安装在第一半导体管芯144上。第二半导体管芯146可以是垂直装置，同时第一负载端子108设置在第二半导体管芯146的主表面上并且第二负载端子(未示出)设置在第二半导体管芯146的后表面上。第二半导体管芯146可以基本上类似于或等同于参照图1a描述的第一半导体管芯104。因此，第二半导体管芯146可以被配置成离散垂直晶体管装置，例如moset、igbt等，并且因此还可以包括栅极端子110。在一个特定实施方式中，第二半导体管芯146包括垂直功率晶体管，例如mosfet、igbt等，其被额定成阻断100v(伏)、600v、1200v或更高量级的电压。
63.如图所示，第二半导体管芯146可以直接安装在第一半导体管芯144的第一负载端子108上。因此，第二半导体管芯146的第二负载端子(未示出)可以面向第一半导体管芯144的第一负载端子108并与其电连接。导电粘合剂例如焊料、烧结物等可以用于实现该连接。
64.根据实施方式，第一半导体管芯144和第二半导体管芯146的堆叠布置被布置成形成半桥电路。半桥电路是指在诸如dc至dc转换器、dc至ac转换器等的功率转换电路中使用的电路拓扑的一种类型。半桥电路包括与低侧开关串联连接的高侧开关。高侧开关的一个负载端子(例如，漏极)连接至第一dc电压(例如，正电位)，低侧开关的一个负载端子(例如，源极)连接至第二dc电压(例如，负电位或接地)，并且剩余的两个负载端子(例如，高侧开关的源极和低侧开关的漏极)连接在一起以形成半桥电路的输出。高侧开关和低侧开关的控制端子(例如，栅极端子)可以根据功率控制方案(例如，脉冲宽度调制)来切换，以在半桥电路的输出处产生期望的电压和频率。
65.第二半导体管芯146可以提供半桥电路的的高侧开关，并入第一半导体管芯144的功率晶体管装置块中的功率晶体管可以提供半桥电路的低侧开关，并且并入第二半导体管芯146的逻辑块中的逻辑电路可以提供半桥电路的驱动器电路。
66.如图所示，封装半导体可以另外包括安装在管芯焊盘100上的第三半导体管芯148和安装在第三半导体管芯148顶部上的第四半导体管芯150。第三半导体管芯148和第四半导体管芯150可以具有与第一半导体管芯144和第二半导体管芯146相同的配置，第一半导体管芯144和第二半导体管芯146以堆叠布置安装在同一管芯焊盘100上。因此，第三半导体管芯148可以包括被整体地集成在第三半导体管芯148中的功率晶体管装置块和逻辑块，并且第四半导体管芯150可以被配置成离散垂直晶体管。此外，第三半导体管芯148和第四半导体管芯150的堆叠布置可以被布置以形成第二半桥电路。因此，可以实现全桥电路。更一般地，堆叠概念可以用于提供不同类型的多相电路，例如三相电路。
67.参照图2c，垂直互连元件116形成在半导体管芯的端子上。如图所示，垂直互连元件116形成于第一半导体管芯144和第三半导体管芯148的i/o端子112，第一半导体管芯144和第三半导体管芯148的功率端子114以及第二半导体管芯146和第四半导体管芯150的栅极端子110上。更一般地，垂直互连元件116可以形成在第一半导体管芯144、第二半导体管芯146、第三半导体管芯148和第四半导体管芯150的任何上表面端子上。
68.参照图2d，形成封装体118。垂直互连元件116以与前面参照图1c所述的方式类似的方式暴露。与图1c所示的封装体118不同，图2c的封装体118包括两层凹部124，凹部124的下层152设置在第一半导体管芯144与第三半导体管芯148的非交叠部分之上，凹部124的上层154设置在第二半导体管芯146和第四半导体管芯150之上。以这种方式，可以进入不同垂直水平处的垂直互连元件116。
69.参照图2e，开口138形成在封装体118中。在这种情况下，形成开口以暴露第一半导体管芯144、第二半导体管芯146、第三半导体管芯148和第四半导体管芯150的第一负载端子108。可以通过诸如激光、蚀刻等技术来形成开口138。在形成开口138之前，可以在第一半导体管芯144、第二半导体管芯146、第三半导体管芯148和第四半导体管芯150的第一负载端子108中的每个上形成凹部。根据一个实施方式，形成封装体118的模腔被配置成产生这些凹部，从而使待去除的封装材料的量最小化。
70.参照图2f，多个导电轨道130和金属盘134形成在封装体118中。导电轨道130和金属盘134可以根据任何前述技术形成。导电轨道130将第一半导体管芯144的i/o端子112和电源端子114与第一组引线156电连接，并将第三半导体管芯148的i/o端子112和电源端子114与第二组引线158电连接。此外，导电轨道130将第一半导体管芯144的i/o端子112与第二半导体管芯146的栅极端子110电连接，并将第三半导体管芯148的i/o端子112与第四半导体管芯150的栅极端子110电连接。同时，金属盘134的第一个将第二半导体管芯146的第一负载端子108电连接至引线102中的第三组引线160，金属盘134的第二个将第一半导体管芯144的第一负载端子108电连接至引线102中的第四组引线162，金属盘134的第三个将第四半导体管芯150的第一负载端子108电连接至引线102中的第五组引线164，并且金属盘134的第四个将第三半导体管芯148的第一负载端子108电连接至引线102中的第六组引线166。在半桥电路配置的情况下，引线102中的第一组引线156和第三组引线160可以向高侧开关提供固定电压供应，管芯焊盘110可以向低侧开关提供固定电压供应，并且引线102中
的第二组引线158和第四组引线162可以形成输出端子。
71.参照图2g，可以在经封装的半导体封装上提供导热材料可选层142。导热材料层142可以以与前述类似的方式设置在金属盘134上和导电轨道130上。
72.本文中所使用的术语“电连接”描述了电连接元件之间的永久低欧姆即低电阻连接，例如相关元件之间的导线连接。两个元件可以通过元件之间的直接物理接触或通过设置在元件之间的导电媒介(例如导线、焊料、接触焊盘等)彼此电连接。
73.为了便于描述，使用空间上相对的术语，例如“下面”、“下方”、“下”、“上方”、“上”等，以解释一个元件相对于第二个元件的定位。这些术语旨在涵盖除了与图中所描绘的取向不同的取向之外的装置的不同取向。此外，诸如“第一”、“第二”等术语也用于描述各种元件、区域、区段等，并且也不旨在是限制性的。在整个说明书中相似的术语指代相似的元件。
74.如本文中所使用的，术语“具有”、“含有”、“包括”、“包含”等是指示所陈述的元件或特征的存在的开放性术语，但是不排除附加的元件或特征。除非上下文另外明确指出，否则冠词“一”、“一个”和“该”旨在包括复数和单数。
75.应理解，除非另外特别说明，否则本文描述的各种实施方式的特征可以彼此组合。
76.尽管本文已经说明和描述了特定实施方式，但式本领域的技术人员将理解，可以在不脱离本发明的范围的情况下用各种替选和/或等效实现替代所示出并且描述的特定实施方式。本技术旨在涵盖本文中所讨论的特定实施方式的任何适配或变型。因此，本发明旨在仅由其权利要求书及其等同物限制。

技术特征：
1.一种形成封装半导体装置的方法，所述方法包括：提供包括管芯焊盘和多个引线的引线框架；提供第一半导体管芯，所述第一半导体管芯包括被设置在所述第一半导体管芯的主表面上的第一负载端子；提供第二半导体管芯，所述第二半导体管芯包括被设置在所述第二半导体管芯的主表面上的多个输入/输出端子，将所述第一半导体管芯和所述第二半导体管芯安装在所述引线框架上，使得所述第一半导体管芯的主表面和所述第二半导体管芯的主表面均背离所述管芯焊盘；形成封装所述第一半导体管芯和所述第二半导体管芯的电绝缘模制料的封装体；在所述封装体的上表面上形成多个第一导电轨道，所述多个第一导电轨道将来自所述第二半导体管芯的所述多个输入/输出端子中的至少一些电连接至所述多个引线中的第一组引线；以及在所述封装体的上表面上形成金属盘，所述金属盘将所述第一负载端子电连接至所述多个引线中的第二引线。2.根据权利要求1所述的方法，其中，所述封装体被形成为在所述封装体的上表面处暴露所述多个引线的内表面部分，其中，所述多个第一导电轨道被形成为接触所述第一组引线中的引线的内表面部分，并且其中，所述金属盘被形成为接触所述第二引线的内表面部分。3.根据权利要求2所述的方法，其中，所述封装体被形成为在所述封装体的上表面中包括凹部，并且其中，所述多个引线的被暴露的内表面部分从所述凹部的第一侧壁突出。4.根据权利要求2所述的方法，还包括在形成所述封装体之前，在所述第二半导体管芯的所述多个输入/输出端子上形成垂直互连元件，其中，所述封装体被形成为在所述封装体的上表面处暴露被设置在所述多个输入/输出端子上的所述垂直互连元件的上端，并且其中，所述多个第一导电轨道被形成为接触所被暴露的、被设置在所述多个输入/输出端子上的所述垂直互连元件的上端。5.根据权利要求2所述的方法，其中，形成所述多个第一导电轨道和所述金属盘中的任一个包括以下中的一个或更多个：激光辅助金属沉积；喷墨金属印刷；电镀；以及化学镀。6.根据权利要求2所述的方法，还包括在形成所述封装体之前，在所述第一半导体管芯的第一负载端子上形成垂直互连元件，并且其中，所述封装体被形成为在所述封装体的上表面处暴露在所述第一负载端子上的所述垂直互连元件的上端。7.根据权利要求6所述的方法，其中，所述金属盘被形成在所述封装体的上表面上，以便接触所被暴露的、在所述第一负载端子上的所述垂直互连元件的上端。8.根据权利要求6所述的方法，还包括在所述封装体的上表面中形成暴露所述第一半导体管芯的第一负载端子的开口，并且其中，形成所述开口包括使用所被暴露的、在所述第一负载端子上的所述垂直互连元件的上端来标识所述第一负载端子的在所述封装体下方
的位置。9.根据权利要求2所述的方法，还包括在形成所述封装体之前，在所述第一半导体管芯的第一负载端子上形成条带，其中，所述封装体被形成为在所述封装体的上表面处暴露所述条带的顶点，并且其中，所述金属盘被形成在所述条带的被暴露的顶点上。10.根据权利要求2所述的方法，其中，还包括在所述多个第一导电轨道上形成阻焊模。11.根据权利要求2所述的方法，还包括形成覆盖所述金属盘的电绝缘导热材料层。12.根据权利要求1所述的方法，其中，所述封装体被形成为在所述封装体的上表面处直接暴露所述第一负载端子和所述多个输入/输出端子。13.根据权利要求1所述的方法，其中，所述第一半导体管芯是功率晶体管管芯，其包括被设置在所述第一半导体管芯的主表面上的栅极端子，其中，所述第二半导体管芯是逻辑管芯，并且其中，所述方法还包括：在所述封装体的上表面上形成第二导电轨道，所述第二导电轨道将来自所述第二半导体管芯的多个输入/输出端子中的一个电连接至所述功率晶体管管芯的所述栅极端子。14.根据权利要求13所述的方法，其中，所述第一半导体管芯包括被设置在所述第一半导体管芯的后表面上的第二负载端子，其中，所述第一半导体管芯的所述第二负载端子面向所述管芯焊盘并且与所述管芯焊盘电连接。15.一种形成封装半导体装置的方法，所述方法包括：提供包括管芯焊盘和多个引线的引线框架；提供第一半导体管芯，所述第一半导体管芯包括被设置在所述第一半导体管芯的主表面上的第一负载端子和多个输入/输出端子；提供第二半导体管芯，所述第二半导体管芯包括被设置在所述第二半导体管芯的主表面上的第一负载端子和栅极端子；将所述第一半导体管芯直接安装在所述引线框架上，使得所述第一半导体管芯的主表面背离所述引线框架；将所述第二半导体管芯安装在所述第一半导体管芯上，使得所述第二半导体管芯的主表面背离所述引线框架；形成封装所述第一半导体管芯和所述第二半导体管芯的电绝缘模制料的封装体；在所述封装体的上表面上形成多个第一导电轨道，所述多个第一导电轨道将来自所述第一半导体管芯的多个输入/输出端子中的至少一些电连接至所述多个引线中的第一组引线；在所述封装体的所述上表面上形成第二导电轨道，所述第二导电轨道将来自所述第一半导体管芯的多个输入/输出端子中的一个电连接至所述第二半导体管芯的栅极端子；在所述封装体的上表面上形成第一金属盘，所述第一金属盘将所述第一半导体管芯的第一负载端子电连接至所述多个引线中的第二引线；以及在所述封装体的所述上表面上形成第二金属盘，所述第二金属盘将所述第二半导体管芯的第一负载端子电连接至所述多个引线中的第三引线。16.根据权利要求15所述的方法，其中，所述第一半导体管芯包括被整体地集成在所述第一半导体管芯中的功率晶体管装置块和逻辑块，其中，所述第二半导体管芯包括功率晶体管装置，其中，所述第一半导体管芯的功率晶体管装置块和所述第二半导体管芯的功率
晶体管装置形成第一半桥电路，并且其中，所述第一半导体管芯的所述逻辑块形成被配置成控制所述第一半桥电路的开关操作的驱动器电路。17.根据权利要求16所述的方法，还包括：提供第三半导体管芯，所述第三半导体管芯包括被设置在所述第三半导体管芯的主表面上的第一负载端子和多个输入/输出端子；提供第四半导体管芯，所述第四半导体管芯包括被设置在所述第四半导体管芯的主表面上的第一负载端子和栅极端子；将所述第三半导体管芯直接安装在所述引线框架上，使得所述第三半导体管芯的主表面背离所述引线框架；以及将所述第四半导体管芯安装在所述第三半导体管芯上，使得所述第四半导体管芯的主表面背离所述引线框架，；其中，所述第三半导体管芯包括被整体地集成在所述第三半导体管芯中的功率晶体管装置块和逻辑块，其中，所述第四半导体管芯包括功率晶体管装置，其中，所述第三半导体管芯的功率晶体管装置块和所述第四半导体管芯的功率晶体管装置形成第二半桥电路，并且其中，所述第三半导体管芯的逻辑块形成被配置成控制所述第二半桥电路的开关操作的驱动器电路。18.一种封装半导体装置，包括：引线框架，其包括管芯焊盘和多个引线；第一半导体管芯，其包括被设置在所述第一半导体管芯的背离所述管芯焊盘的主表面上的第一负载端子；第二半导体管芯，其包括被设置在所述第二半导体管芯的背离所述管芯焊盘的主表面上的多个输入/输出端子；电绝缘模制料的封装体，其封装所述第一半导体管芯和所述第二半导体管芯；多个第一导电轨道，其被形成在所述封装体的上表面上，并且将来自所述第二半导体管芯的多个输入/输出端子中的至少一些电连接至所述多个引线中的第一组引线；以及金属盘，其被形成在所述封装体的上表面上，并且将所述第一负载端子电连接至所述多个引线中的第二引线。19.根据权利要求18所述的封装半导体装置，其中，所述多个引线的内表面部分在所述封装体的上表面处被暴露，并且其中，所述金属盘和所述多个第一导电轨道接触所述多个引线的被暴露的内表面部分。20.根据权利要求19所述的封装半导体装置，其中，所述封装体包括在所述封装体的上表面中的凹部，并且其中，所述多个引线的被暴露的内表面部分从所述凹部的第一侧壁突出。21.根据权利要求20所述的封装半导体装置，其中，所述凹部通过所述封装体的较厚部分与所述封装体的外边缘侧间隔开，并且其中，所述多个引线的上表面被所述较厚部分中的封装材料覆盖。22.根据权利要求21所述的封装半导体装置，其中，所述凹部包括与所述第一侧壁相对的第二侧壁和底表面，并且其中，所述金属盘完全填充所述凹部的所述第一侧壁与所述第二侧壁之间的区域。
23.根据权利要求18所述的封装半导体装置，其中，所述第一半导体管芯是功率晶体管管芯，其包括被设置在所述第一半导体管芯的主表面上的栅极端子，其中，所述第二半导体管芯是逻辑管芯，并且其中，所述半导体封装还包括在所述封装体的上表面上的多个第二导电轨道，所述多个第二导电轨道将来自所述第二半导体管芯的多个输入/输出端子中的至少一个电连接至所述第一半导体管芯的栅极端子。24.根据权利要求18所述的封装半导体装置，其中，所述第一半导体管芯被安装在所述第二半导体管芯的顶部上，并且其中，所述第二半导体管芯被直接安装在所述管芯焊盘上。

技术总结
公开了一种形成封装半导体装置的方法和封装半导体装置。该方法包括：提供包括管芯焊盘和多个引线的引线框架；提供第一半导体管芯，第一半导体管芯包括设置在主表面上的第一负载端子；提供第二半导体管芯，第二半导体管芯包括设置在主表面上的多个I/O端子；将第一半导体管芯和第二半导体管芯安装在引线框架上，使得第一半导体管芯和第二半导体管芯的主表面背离管芯焊盘，形成封装第一半导体管芯和第二半导体管芯的电绝缘模制料的封装体，在封装体的上表面上形成多个导电轨道，导电轨道将多个I/O端子中的至少一些电连接至多个引线中的第一组引线，以及在封装体的上表面上形成金属盘，金属盘将第一负载端子电连接至多个引线中的第二引线。中的第二引线。中的第二引线。


技术研发人员：谢征林 沃恩
受保护的技术使用者：英飞凌科技股份有限公司
技术研发日：2022.12.14
技术公布日：2023/7/11