时序仿真验证方法、验证装置、电子设备和可读存储介质与流程

1.本公开涉及存储器技术领域，尤其涉及一种时序仿真验证方法、一种时序仿真验证装置、一种电子设备和一种计算机可读存储介质。


背景技术：

2.在使用fine-sim等仿真软件进行存储器芯片时序仿真验证过程中，存储器芯片的内存控制器能够将大量的测试用例转化为仿真激励，将激励输入到存储器芯片的待验证电路dut(design under test)，并捕捉dut输出的响应，通过将捕捉到的响应电平数据与标准模型golden model输出的预期电平数据进行比较，从而能够基于比较结果得到仿真验证结果，但是由于仿真激励会引入外部时钟信号，因此数据能检测到的范围也会受到外部时钟信号的限制，导致影响验证效果。
3.需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。


技术实现要素：

4.本公开的目的在于提供一种时序仿真验证方法、验证装置、电子设备和可读存储介质，至少在一定程度上克服由于相关技术中仿真验证受到外部时钟信号限制而影响时序仿真验证效果的问题。
5.本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。
6.根据本公开的一个方面，提供一种时序仿真验证方法，包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；基于所述验证结果记录文件对所述待验证芯片电路进行优化调整。
7.在本公开的一个实施例中，所述基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列，包括：基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到仿真采样结果；基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到所述期望值序列；基于待验证芯片的仿真参数确定高低电平分界值；基于所述高低电平分界值确定与所述仿真采样结果对应的所述采样值序列。
8.在本公开的一个实施例中，所述目标信号包括待验证芯片的数据选通引脚输出的数据选通信号dqs，所述第一采样时刻序列包括第一dqs采样时刻序列，所述第二采样时刻序列包括第二dqs采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采
样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，包括：基于所述使能信号的上升沿确定采样触发点；基于所述高低电平分界值确定所述时序仿真结果中与所述采样触发点最接近的第一个下降沿，将所述第一个下降沿确定为第一采样参考点，以及基于所述采样触发点确定第二采样参考点；基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一dqs采样时刻序列和所述第二dqs采样时刻序列。
9.在本公开的一个实施例中，所述基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一dqs采样时刻序列和所述第二dqs采样时刻序列，包括：基于所述第一采样参考点和所述工作频率确定对所述时序仿真结果执行采样操作的第一采样起点和采样周期；基于所述采样触发点和所述工作频率确定对所述仿真期望结果执行采样操作的第二采样起点和所述采样周期；其中，所述采样周期为所述第一dqs采样时刻序列中多个采样时刻之间的间隔以及所述第二dqs采样时刻序列中多个采样时刻之间的间隔，所述第一采样起点为所述第一dqs采样时刻序列中的第一个第一采样时刻，所述第二采样起点为所述第二dqs采样时刻序列中的第一个第二采样时刻。
10.在本公开的一个实施例中，所述目标信号还包括所述待验证芯片的数据输出端口输出的读出数据信号dq，所述第一采样时刻序列还包括第一dq采样时刻序列，所述第二采样时刻序列还包括第二dq采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，还包括：基于所述第一dqs采样时刻序列配置所述第一dq采样时刻序列；基于所述第二dqs采样时刻序列配置所述第二dq采样时刻序列。
11.在本公开的一个实施例中，所述基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件，包括：基于所述第一采样时刻序列和所述第二采样时刻序列确定所述待验证芯片电路的时序偏移量；检测所述时序偏移量是否处于时序延迟范围内；检测到所述时序偏移量处于所述时序延迟范围内，获取所述采样值序列和所述期望值序列的比较结果；基于所述比较结果生成验证结果记录文件，其中，所述时序延迟范围基于所述待验证芯片电路的标准规范文件确定。
12.在本公开的一个实施例中，所述获取所述采样值序列和所述期望值序列的比较结果，包括：确定所述第一采样时刻序列中的每个第一采样时刻和所述第二采样时刻序列中对应的第二采样时刻，所述第一采样时刻和所述第二采样时刻具有相同的采样序列号；比较每个所述第一采样时刻下的采样值和对应的所述第二采样时刻下的期望值是否一致；若比较结果一致，在所述验证结果记录文件中记录验证通过；若比较结果不一致，在所述验证结果记录文件中记录验证失败。
13.根据本公开的另一个方面，提供一种时序仿真验证装置，包括：仿真模块，用于对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；配置模块，用于基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；采样模块，用于基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；验证模块，用于基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；优化模块，用于基于所述
验证结果记录文件对所述待验证芯片电路进行优化调整。
14.根据本公开的再一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述任意一项所述的时序仿真验证方法。
15.根据本公开的又一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述任意一项所述的时序仿真验证方法。
16.本公开的实施例所提供的时序仿真验证方案，通过跟踪待验证芯片的读使能信号，以基于读使能信号触发配置出第一采样时刻序列和第二采样时刻序列，以基于第一采样时刻序列和第二采样时刻序列分别对目标信号的时序仿真结果和仿真期望结果进行采样操作，得到采样值序列和期望值序列，进而基于采样时刻序列和采样值序列生成验证结果记录文件，从而基于验证结果记录文件对待验证芯片电路进行优化调整，该验证方案由于不需要依赖外部时钟信号，能够保证目标信号的检测范围的最大化，从而有利于提升时序验证操作的可靠性和验证精度。进一步地，配置出的采样时刻序列能够降低采集到错误干扰点的概率，即防止在时序验证过程中检测到其它电路问题，从而保证时序仿真验证的验证精度。
17.应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
18.此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
19.图1示出相关技术中的时序仿真验证方案的示意图；
20.图2示出本公开的一个实施例提供的时序仿真验证方法的示意流程图；
21.图3示出本公开的另一个实施例提供的时序仿真验证方法的示意流程图；
22.图4示出本公开再一个实施例提供的时序仿真验证方法的示意流程图；
23.图5示出本公开一个实施例提供的时序仿真验证方案的波形示意图；
24.图6示出本公开另一个实施例提供的时序仿真验证方案的波形示意图；
25.图7示出本公开再一个实施例提供的时序仿真验证方案的波形示意图；
26.图8示出本公开又一个实施例提供的时序仿真验证方法的示意流程图；
27.图9示出本公开又一个实施例提供的时序仿真验证方法的示意流程图；
28.图10示出本公开又一个实施例提供的时序仿真验证方法的示意流程图；
29.图11为本公开的一个实施例提供的时序仿真验证装置的示意框图；
30.图12为本公开的一个实施例提供的适于用来实现本公开实施例的电子设备的计算机系统的结构示意图。
具体实施方式
31.现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形
式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。
32.此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
33.以ddr sdram(双倍速率同步动态随机存储器)作为待验证芯片，dq(data signal)指读出数据信号，dqs(data strobe signal)指数据选通信号，dq信号和dqs信号均为周期性信号，dq信号用于承载内存储芯片中内存控制器所要读取的数据，dqs用于触发内存控制器识别dq的电平状态。
34.外部时钟信号单元是提供基本时间标准的电路单元，其主要作用包括控制cpu、系统定时器和cpu机器周期，控制一条指令的执行时间，为其它系统单元提供同步信号等，相对于内部时钟信号，外部时钟信号在精度和稳定性上都更有优势。
35.如图1所示，通过搭建测试平台，以对待验证芯片(design under test，dut)进行验证，通过对dut输入定向或随机的仿真激励，仿真激励基于测试用例和标准模型输出的期望模型生成，基于仿真激励对待验证芯片进行仿真操作，得到时序仿真结果，以基于时序仿真结果和仿真期望结果的比较结果检测待测设计的时序等功能是否满足需求，但是其验证过程需要依赖外部时钟信号，而由于输入的外部时钟信号具有一定的坡度slope，因此在时序验证过程中需要减去时间坡度，尤其在时钟频率较大时，时间坡度的占比也较大，导致能够基于时钟信号检测到的目标信号的范围影响也较大，因此亟需一种不受外部时钟信号影响的时序仿真验证方案。
36.如图2所示，根据本公开的一个实施例的时序仿真验证方法，包括：
37.步骤s202，对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果。
38.其中，目标信号包括但不限于待验证芯片的数据选通引脚输出的数据选通信号(dqs，data strobe signal)和待验证芯片的数据输出端口输出的读出数据信号(dq，data signal)。
39.数据选通信号dqs主要用来在一个时钟周期内准确的区分出每个传输周期，并便于接收方准确接收读出数据信号dq。
40.另外，采用fine sim进行时序仿真验证，时序仿真结果包括待测试的输出引脚的目标信号的时序仿真结果文件。
41.步骤s204，基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列。
42.其中，收集测试用例，以通过测试用例得到仿真激励信息，将测试用例输入标准模型golden model产生目标信号的仿真期望结果。
43.使能信号包括但不限于读使能信号rd_dqs_en和写使能信号wt_dqs_en，读使能信号用于触发读出操作，写使能信号用于触发写入操作，采用使能信号作为采样触发信号，以触发配置出第一采样时刻序列和第二采样时刻序列，第一采样时刻序列用于对时序仿真结
果的采样，第二采样时刻序列用于对仿真期望结果的采样。
44.具体地，基于读使能信号触发待验证芯片的读操作，以基于第一采样时刻序列和第二时刻采样序列进行采样操作。
45.步骤s206，基于第一采样时刻序列对时序仿真结果进行采样，得到采样值序列，以及基于第二采样时刻序列对仿真期望结果进行采样，得到期望值序列。
46.其中，仿真期望结果即待验证芯片的目标信号的理想波形，通过分别对时序仿真结果和仿真期望结果基于采样起点和采样周期进行采样，分别得到采样值序列和期望值序列。
47.步骤s208，基于第一采样时刻序列、第二采样时刻序列、采样值序列和期望值序列生成验证结果记录文件。
48.其中，基于第二采样时刻序列和第一采样时刻序列之间的关系，确定时序偏移量，基于采样值序列和期望值序列之间的关系，生成比较结果，
49.步骤s210，基于验证结果记录文件对待验证芯片电路进行优化调整。
50.在该实施例中，通过跟踪待验证芯片的读使能信号，以基于读使能信号触发配置出第一采样时刻序列和第二采样时刻序列，以基于第一采样时刻序列和第二采样时刻序列分别对目标信号的时序仿真结果和仿真期望结果进行采样操作，得到采样值序列和期望值序列，进而基于采样时刻序列和采样值序列生成验证结果记录文件，从而基于验证结果记录文件对待验证芯片电路进行优化调整，该验证方案由于不需要依赖外部时钟信号，能够保证目标信号的检测范围的最大化，从而有利于提升时序验证操作的可靠性和验证精度。
51.进一步地，配置出的采样时刻序列能够降低采集到错误干扰点的概率，即防止在时序验证过程中检测到其它电路问题，从而保证时序仿真验证的验证精度。
52.如图3所示，在本公开的一个实施例中，基于第一采样时刻序列对时序仿真结果进行采样，得到采样值序列，以及基于第二采样时刻序列对仿真期望结果进行采样，得到期望值序列，包括：
53.步骤s302，基于第一采样时刻序列对时序仿真结果进行采样，得到仿真采样结果。
54.其中，仿真采样结果具体为一组电压值。
55.步骤s304，基于第二采样时刻序列对仿真期望结果进行采样，得到期望值序列。
56.其中，由于仿真期望结果为方波波形，因此基于第二采样时刻序列对仿真期望结果进行采样，可以直接得到高低电平序列，即期望值序列。
57.步骤s306，基于待验证芯片的仿真参数确定高低电平分界值。
58.其中，仿真参数包括工艺角数据、pvt参数、工作频率和工作模式等。
59.具体地，针对芯片等半导体器件，在设计时需要保证器件的性能在所要求的范围内，这个范围以“工艺角”的形式给出，提到的工艺角有5种：tt、ff、ss、fs、sf，其中t指typical，f指fast，s指slow，两个字母分别代表nmos管和pmos管的驱动电流，如fs指nmos管为驱动电流为最大值，pmos管驱动电流为最小值。
60.pvt(process，voltage，temperature)参数包括p、v和t三个参数，其中，p是指工艺波动参数，v指待验证芯片的电压参数，t是待验证芯片的工作温度。
61.工作频率具体可以为芯片的cpu内核工作的时钟频率。
62.工作模式包括x4/x8/x16等。
63.步骤s308，基于高低电平分界值确定与仿真采样结果对应的采样值序列。
64.其中，由于仿真采样结果为一组电压值，通过将每个电压值和高低电平分界值进行比较，如果电压值大于高低电平分界值，则视为高电平1，如果电压值小于或等于高低电平分界值，则视为低电平0。
65.在该实施例中，由于时序仿真结果直接基于待验证芯片的仿真参数确定，因此通过获取仿真参数，包括工艺角数据、pvt参数、工作频率和工作模式等，以基于仿真参数确定与时序仿真结果对应的高低电平分界值，基于高低电平分界值，将仿真得到的一组电压值以高低电平值表示，进而保证了和期望值序列在表征方式上的一致性，进而在比较相对应的采样值和期望值是否一致时，得到准确的比较结果。
66.如图4所示，在本公开的一个实施例中，目标信号包括待验证芯片的数据选通引脚输出的数据选通信号dqs，第一采样时刻序列包括第一dqs采样时刻序列，第二采样时刻序列包括第二dqs采样时刻序列，步骤s204中，基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列的一种具体实现方式，包括：
67.步骤s402，基于使能信号的上升沿确定采样触发点。
68.步骤s404，基于高低电平分界值确定时序仿真结果中与采样触发点最接近的第一个下降沿，将第一个下降沿确定为第一采样参考点，以及基于采样触发点确定第二采样参考点。
69.基于第一采样参考点、第二采样参考点和待验证芯片的工作频率配置第一dqs采样时刻序列和第二dqs采样时刻序列，具体包括：
70.步骤s406，基于第一采样参考点和工作频率确定对时序仿真结果执行采样操作的第一采样起点和采样周期。
71.步骤s408，基于采样触发点和工作频率确定对仿真期望结果执行采样操作的第二采样起点和采样周期。
72.其中，采样周期为第一dqs采样时刻序列中多个采样时刻之间的间隔以及第二dqs采样时刻序列中多个采样时刻之间的间隔，第一采样起点为第一dqs采样时刻序列中的第一个第一采样时刻，第二采样起点为第二dqs采样时刻序列中的第一个第二采样时刻。
73.具体地，在本公开的一个实施例中，基于第一采样参考点和工作频率确定对时序仿真结果执行采样操作的第一采样起点和采样周期的一种具体实现方式，包括：获取与工作频率相关的待验证芯片的低位数据选通信号ldqs，基于采样触发点确定低位数据选通信号ldqs的第一个1/4周期位置，将第一个1/4周期位置确定为第一采样参考点，将低位数据选通信号的半周期长度确定为采样周期的长度，或将低位数据选通信号的周期长度确定为采样周期的长度。
74.在该实施例中，针对数据选通信号dqs，由于dqs具有对应的仿真期望结果，即仿真期望方波，因此只要以仿真期望方波的第一个周期的1/4周期处为起点，以1/2方波周期为采样周期对仿真期望方波进行采样即可，而dqs的时序仿真结果由于可能存在未与仿真期望方波对齐的可能，因此需要确定第一dqs采样时刻序列的采样起点，即将电压值等于高低电平分界值的位置确定为第一采样参考点，以保证与仿真期望方波的第一个周期的1/4周期处相对应，进而保证采样操作的可靠性，具体地，通过获取待验证芯片的工作频率，以基
于工作频率确定采样周期，即一个采样时刻序列中相邻两个采样时刻之间的时间间隔，另外，基于读使能信号的上升沿可以确定待验证芯片进入读出或写入等工作场景，将该点作为采样触发参考点，以得到第一dqs采样时刻序列和第二dqs采样时刻序列，实现了在不依赖外部时钟信号的工况下的采样操作，从而保证了数据时序验证不受外部时钟信号的弊端的限制。
75.具体地，如图5所示，在数据读出操作中，低位数据选通信号ldqs作为目标信号，以读使能信号rd_dqs_en的上升沿作为采样触发点ts，在仿真采样结果，即ldqs曲线中与采样触发点最接近的第一个下降沿中，将电压值等于高低电平分界值的位置确定为第一采样参考点t0，基于芯片的工作频率确定采样周期，从而基于第一采样参考点t0和采样周期确定第一dqs采样时刻序列t1。
76.具体地，采用t表示低位数据选通信号ldqs的工作周期，将1/2t确定为采样周期，如图5所示，将与第一采样参考点t0距离1/4t长度的点确定为第一采样起点，即第一个第一dqs采样时刻t11，第二个第一dqs采样时刻t12与t11间隔1/2t，第三个第一dqs采样时刻t13与t12间隔1/2t，以形成第一dqs采样时刻序列t1。
77.相应地，将与采样触发点ts距离1/4t长度的点确定第二采样起点t21，基于工作频率确定的采样周期为1/2t，以形成第2dqs采样时刻序列t2(t21，t22，t23，
……
，t2i)。
78.基于第一采样时刻序列t1对待验证芯片的时序仿真结果ldqs/ldqsb进行采样和基于第二采样时刻序列t2对标准模型输出的仿真期望结果expect ldqs/ldqsb进行采样，将对应的第一采样时刻和第二采样时刻，比如t11与t21、t12与t22或t13与t23等，相减得到的时序偏移量，该时序偏移量即为数据选通信号dqs和外部时钟信号clk之间的偏移量。
79.计算t11与t21之间的时序偏移量：
80.1649.196-1649.137＝0.059ns＝59ps。
81.计算t12与t22之间的时序偏移量：
82.1649.379-1649.320＝0.059ns＝59ps。
83.基于上述计算结果可知，在不同的采样点采集到的对应的采样值序列和期望值序列之间的相对时序偏移量相同。
84.通过检测时序偏移量是否处于时序延迟范围内，如表1所示，以得到对应的时序仿真验证结果。
85.表1
[0086][0087]
进一步地，将对应的第一采样时刻采集到的采样值和第二采样时刻采集到的期望值进行比较，比如t11的采样值与t21的采样值、t12的采样值与t22的采样值，以及t13的采样值与t23的采样值进行比较等，以基于比较结果生成验证结果记录文件，如表2所示。
[0088]
表2
[0089][0090]
在本公开的一个实施例中，目标信号还包括待验证芯片的数据输出端口输出的读出数据信号dq，第一采样时刻序列还包括第一dq采样时刻序列，第二采样时刻序列还包括第二dq采样时刻序列，基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列，还包括：
[0091]
基于第一dqs采样时刻序列配置第一dq采样时刻序列。
[0092]
其中，基于第一dqs采样时刻序列配置第一dq采样时刻序列，具体包括：针对数据dq读出的操作，需要dqs和dq进行对齐，此时，若基于第一dqs采样时刻序列配置第一dq采样时刻序列时，第一dq采样时刻序列和第一dqs采样时刻序列中对应的第一dq采样时刻和第
一dqs采样时刻之间可以对齐，如图6所示。
[0093]
如图6所示，针对读出数据信号dq，输出的读出数据信号dq和数据选通信号ldqs在同步的情况下，可以通过数据选通信号ldqs作为采样的时钟信号对读出数据信号dq进行采样；同样的，先以读使能信号rd_dqs_en的上升沿作为采样触发点ts，根据仿真结果中的数据选通信号ldqs确定第一dqs采样时刻序列，并以第一dqs采样时刻序列作为采样的时钟信号即第一dq采样时刻序列t1’对读出数据信号dq进行采样。,采用t表示低位数据选通信号ldqs的工作周期，将1/2t确定为采样周期采样起点位于ldqs的第一个1/4t处，之后每隔1/2t执行一次采样参照，分别对待验证芯片的时序仿真结果ldq《7:0》或udq《7:0》，相应地，以第二dqs采样时刻t2作为采样的时钟信号即第二dq采样时刻序列t2’对标准模型输出的仿真期望结果expect ldq《7:0》/udq《7:0》进行采样，输出并比较，将对应的采样的时间相减得到的相对时序偏移量，即为读出数据信号dq和外部时钟信号clk之间的偏移量。
[0094]
进一步地，将对应的第一采样时刻采集到的采样值和第二采样时刻采集到的期望值进行比较，比如t11’的采样值与t21’的采样值、t12’的采样值与t22’的采样值，以及t13’的采样值与t23’的采样值进行比较等，以基于比较结果生成验证结果记录文件。
[0095]
如图7所示，针对数据dq写入的操作，由于需要在数据选通信号ldqs的上升沿和/或下降沿，基于第一dqs采样时刻序列配置第一dq采样时刻序列的具体方式为：将第一dqs采样时刻序列t1偏移1/4t，得到第一dq采样时刻序列t1’，以实现在ldqs的上升沿和下降沿对ldq进行采样。
[0096]
相应地，基于第二dqs采样时刻序列配置第二dq采样时刻序列，具体为：将第二dqs采样时刻t2偏移1/4t，得到对expect ldq采样的时钟信号即第二dq采样时刻序列t2’。
[0097]
在该实施例中，目标信号分别为数据选通信号dqs和读出数据信号dq，通过将低位数据选通信号作为时钟信号对时序仿真结果进行采样，以基于验证结果确定数据选通信号dqs和读出数据信号dq的时序是否满足时序需求，从而在不依赖外部时钟信号clk的情况下实现对时序仿真的验证操作。
[0098]
如图8所示，在本公开的一个实施例中，步骤s208中，基于第一采样时刻序列、第二采样时刻序列、采样值序列和期望值序列生成验证结果记录文件的一种具体实现方式，包括：
[0099]
步骤s802，基于第一采样时刻序列和第二采样时刻序列确定待验证芯片电路的时序偏移量。
[0100]
其中，将第一采样时刻序列中的第一个采样时刻和第二采样时刻序列中的第一采样时刻相见，得到时序偏移量，该时序偏移量即目标信号和外部时钟信号clk之间的偏移量。
[0101]
具体地，对于数据选通信号(dqs，data strobe signal)，将第一笔数据采样的时间相减得到dqs和外部clk之间的时序偏移量。
[0102]
对于读出数据信号(dq，data signal)，将第一笔采样的时间相减可得到dq和外部clk之间的时序偏移量。
[0103]
另外，本领域的技术人员能够理解的是，基于第一采样时刻序列和第二采样时刻序列确定待验证芯片电路的时序偏移量，也就是第一读使能信号和第二读使能信号之间的时序偏移量。
[0104]
步骤s804，检测时序偏移量是否处于时序延迟范围内。
[0105]
其中，基于相对时序偏移量确定该待验证芯片是否满足时序的性能要求。
[0106]
步骤s806，检测到时序偏移量处于时序延迟范围内，获取采样值序列和期望值序列的比较结果。
[0107]
另外，若检测到时序偏移量不处于时序延迟范围内，则可直接基于该结果生成验证结果记录文件。
[0108]
步骤s808，基于比较结果生成验证结果记录文件，其中，时序延迟范围基于待验证芯片的标准规范文件确定。
[0109]
其中，由于不同规格的待验证芯片的工艺参数不同，对应的允许的时序延迟范围也不同，因此基于待验证芯片的规格可以从待验证芯片的标准规范文件中查询出允许的时序延迟范围，以进行仿真结果的可靠验证。
[0110]
在该实施例中，基于读使能信号采样时刻序列确定之后，即可确定时序偏移量，基于时序偏移量确定是否符合标准规范，以及进一步基于采样值序列和期望值序列的比较结果，以得到可靠的验证结果记录文件。
[0111]
在本公开的一个实施例中，获取采样值序列和期望值序列的比较结果，包括：确定第一采样时刻序列中的每个第一采样时刻和第二采样时刻序列中对应的第二采样时刻，第一采样时刻和第二采样时刻具有相同的采样序列号；比较每个第一采样时刻下的采样值和对应的第二采样时刻下的期望值是否一致；若比较结果一致，在验证结果记录文件中记录验证通过；若比较结果不一致，在验证结果记录文件中记录验证失败。
[0112]
在该实施例中，对于采样值序列，将其和期望值序列进行比较，即针对同一采样时刻，检测对应的仿真采样值和仿真期望值是否一致，如果一致，即表明实际的仿真结果和期望的仿真结果一致，确定该点的仿真结果通过，如果不一致，即表明实际的仿真结果和期望的仿真结果不一致，确定该点的仿真结果不通过，即记录验证失败，基于记录结果对应生成的验证结果记录文件，以进一步基于多验证结果记录文件进行电路的优化调整。
[0113]
在本公开的一个实施例中，分别对时序仿真结果和目标信号的仿真期望结果执行采样，还包括：在使能信号处于上升沿时进入比较窗口；在比较窗口内分别对时序仿真结果和对应的仿真期望结果进行采样。
[0114]
在该实施例中，在使能信号的上升沿，即由低电平切换为高电平时表明待验证芯片进入数据输出状态，在此刻进入比较窗口，以在比较窗口内进行采样操作，从而保证采样操作的高效性和准确性。
[0115]
在本公开的一个实施例中，目标信号包括待验证芯片的数据选通引脚输出的数据选通信号dqs。
[0116]
其中，待检测芯片的芯片引脚包括数据选通引脚，数据选通引脚用于输出数据选通信号dqs，dqs信号用于作为时钟判断读出数据信号dq的1和0，因此需要对dqs信号的时序进行仿真验证，以保证数据信号输出的可靠性。
[0117]
具体地，数据选通引脚包括低位数据选通引脚和高位数据选通引脚，其中，低位数据选通ldqs和ldqs#对应低字节dq0至dq7，在读状态下为输出，在写状态下为输入，高位数据选通udqs和udqs#对应高字节dq8～dq15，在读状态下为输出，在写状态下为输入。
[0118]
如图9所示，根据本公开的一个实施例的时序仿真验证方法，用于验证dqs，具体包
括：
[0119]
步骤s902，对待验证芯片电路执行时序仿真验证，得到数据选通引脚输出的数据选通信号dqs的时序仿真结果。
[0120]
步骤s904，基于标准模型输出数据选通信号dqs的仿真期望结果。
[0121]
步骤s906，基于使能信号的上升沿确定采样触发点。
[0122]
步骤s908，基于高低电平分界值确定时序仿真结果中与采样触发点最接近的第一个下降沿，将第一个下降沿确定为第一采样参考点，以及基于采样触发点确定第二采样参考点。
[0123]
步骤s910，基于第一采样参考点和工作频率确定第一dqs采样时刻序列的第一采样起点和采样周期。
[0124]
步骤s912，基于采样触发点和工作频率确定第二dqs采样时刻序列的第二采样起点和采样周期。
[0125]
步骤s914，基于第一dqs采样时刻序列对时序仿真结果进行采样，得到仿真采样结果。
[0126]
步骤s916，基于第二dqs采样时刻序列对仿真期望结果进行采样，得到期望值序列。
[0127]
步骤s918，基于待验证芯片的仿真参数确定高低电平分界值。
[0128]
步骤s920，基于高低电平分界值确定与仿真采样结果对应的采样值序列。
[0129]
步骤s922，基于第一采样时刻序列和第二采样时刻序列确定待验证芯片电路的时序偏移量。
[0130]
步骤s924，获取采样值序列和期望值序列的比较结果。
[0131]
步骤s926，基于时序偏移量和比较结果生成验证结果记录文件。
[0132]
步骤s928，基于验证结果记录文件对待验证芯片电路进行优化调整。
[0133]
在该实施例中，目标信号为dqs信号，通过基于读使能信号和波形的长度确定采样起点和采样周期，以基于采样起点和采样周期对第一时序仿真结果进行采样，以基于采样结果确定时序偏移量，该时序偏移量即为待验证芯片的dqs信号相对外部时钟信号的偏移量，以基于该验证结果确定dqs信号的时序是否满足时序需求。
[0134]
在本公开的一个实施例中，基于时序仿真结果对应的读使能信号配置采样操作包括：
[0135]
基于读使能信号配置数据选通信号dqs的采样起点和采样周期；
[0136]
将低位数据选通信号配置为采样时钟信号，以基于采样时钟信号对第时序仿真结果和仿真期望结果进行采样。
[0137]
如图10所示，根据本公开的一个实施例的时序仿真验证方法，用于待验证芯片数据引脚输出的数据读出信号dq，数据读出信号包括低位数据信号和高位数据信号，验证方法具体包括：
[0138]
步骤s1002，对待验证芯片电路执行时序仿真验证，得到数据输出端口输出的读出数据信号dq的时序仿真结果。
[0139]
步骤s1004，基于标准模型输出读出数据信号dq的仿真期望结果。
[0140]
步骤s1006，基于第一dqs采样时刻序列配置第一dq采样时刻序列。
[0141]
步骤s1008，基于第二dqs采样时刻序列配置第二dq采样时刻序列。
[0142]
步骤s1010，基于第一dq采样时刻序列对时序仿真结果进行采样，得到仿真采样结果。
[0143]
步骤s1012，基于第二dq采样时刻序列对仿真期望结果进行采样，得到期望值序列。
[0144]
步骤s1014，基于待验证芯片的仿真参数确定高低电平分界值。
[0145]
步骤s1016，基于高低电平分界值确定与仿真采样结果对应的采样值序列。
[0146]
步骤s1018，基于第一采样时刻序列和第二采样时刻序列确定待验证芯片电路的时序偏移量。
[0147]
步骤s1020，获取采样值序列和期望值序列的比较结果。
[0148]
步骤s1022，基于时序偏移量和比较结果生成验证结果记录文件。
[0149]
步骤s1024，基于验证结果记录文件对待验证芯片电路进行优化调整。
[0150]
在该实施例中，dqs信号用来读出相应的数据dq，上升沿和下降沿都有效，并且在读操作时，dqs信号的边沿在时序上与dq信号的边沿处对齐，因此为了获取dq信号的时序仿真结果，需要采用dqs信号作为时钟信号对dq信号的时序仿真结果，即时序仿真结果进行采样，以保证不借助外部时钟信号的工况下的采样操作的可靠性。
[0151]
需要注意的是，上述附图仅是根据本发明示例性实施例的方法所包括的处理的示意性说明，而不是限制目的。易于理解，上述附图所示的处理并不表明或限制这些处理的时间顺序。另外，也易于理解，这些处理可以是例如在多个模块中同步或异步执行的。
[0152]
所属技术领域的技术人员能够理解，本发明的各个方面可以实现为系统、方法或程序产品。因此，本发明的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。
[0153]
下面参照图11来描述根据本发明的这种实施方式的时序仿真验证装置1100。图11所示的时序仿真验证装置1100仅仅是一个示例，不应对本发明实施例的功能和使用范围带来任何限制。
[0154]
时序仿真验证装置1100以硬件模块的形式表现。时序仿真验证装置1100的组件可以包括但不限于：仿真模块1102，用于对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；配置模块1104，用于基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列；采样模块1106，用于基于第一采样时刻序列对时序仿真结果进行采样，得到采样值序列，以及基于第二采样时刻序列对仿真期望结果进行采样，得到期望值序列；验证模块1108，用于基于第一采样时刻序列、第二采样时刻序列、采样值序列和期望值序列生成验证结果记录文件；优化模块1110，用于基于验证结果记录文件对待验证芯片电路进行优化调整。
[0155]
下面参考图12，其示出了适于用来实现本公开实施例的电子设备的计算机系统1200的结构示意图。图12示出的电子设备的计算机系统1200仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。
[0156]
如图12所示，计算机系统1200包括中央处理单元(cpu)1201，其可以根据存储在只读存储器(rom)1202中的程序或者从存储部分1208加载到随机访问存储器(ram)1203中的
程序而执行各种适当的动作和处理。在ram 1203中，还存储有系统操作所需的各种程序和数据。cpu 1201、rom 1202以及ram 1203通过总线1204彼此相连。输入/输出(i/o)接口1209也连接至总线1204。
[0157]
以下部件连接至i/o接口1205：包括键盘、鼠标等的输入部分1206；包括诸如阴极射线管(crt)、液晶显示器(lcd)等以及扬声器等的输出部分1207；包括硬盘等的存储部分1208；以及包括诸如lan卡、调制解调器等的网络接口卡的通信部分1209。通信部分1209经由诸如因特网的网络执行通信处理。驱动器1210也根据需要连接至i/o接口1205。可拆卸介质1211，诸如磁盘、光盘、磁光盘、半导体存储器等等，根据需要安装在驱动器1210上，以便于从其上读出的计算机程序根据需要被安装入存储部分1208。
[0158]
作为另一方面，本技术还提供了一种计算机可读介质，该计算机可读介质可以是上述实施例中描述的电子设备中所包含的；也可以是单独存在，而未装配入该电子设备中。上述计算机可读介质承载有一个或者多个程序，当上述一个或者多个程序被一个该电子设备执行时，使得该电子设备实现如上述实施例中的仿真验证方法。
[0159]
例如，电子设备可以实现如图2中所示的：步骤s202，对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；步骤s204，基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列；步骤s206，基于第一采样时刻序列对时序仿真结果进行采样，得到采样值序列，以及基于第二采样时刻序列对仿真期望结果进行采样，得到期望值序列；步骤s208，基于第一采样时刻序列、第二采样时刻序列、采样值序列和期望值序列生成验证结果记录文件；步骤s210，基于验证结果记录文件对待验证芯片电路进行优化调整。
[0160]
特别地，根据本公开的实施例，上文参考流程图描述的过程可以被实现为计算机软件程序。例如，本公开的实施例包括一种计算机程序产品，其包括承载在计算机可读介质上的计算机程序，该计算机程序包含用于执行流程图所示的方法的程序代码。在这样的实施例中，该计算机程序可以通过通信部分从网络上被下载和安装，和/或从可拆卸介质被安装。在该计算机程序被中央处理单元(cpu)执行时，执行本技术的系统中限定的上述功能。
[0161]
需要说明的是，本公开所示的计算机可读介质可以是计算机可读信号介质或者计算机可读存储介质或者是上述两者的任意组合。计算机可读存储介质例如可以是——但不限于——电、磁、光、电磁、红外线、或半导体的系统、装置或器件，或者任意以上的组合。计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以是任何包含或存储程序的有形介质，该程序可以被指令执行系统、装置或者器件使用或者与其结合使用。而在本公开中，计算机可读的信号介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了计算机可读的程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。计算机可读的信号介质还可以是计算机可读存储介质以外的任何计算机可读介质，该计算机可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。计算机可读介质上包含的程序代码可以用任何适当的介质传输，包括但不限于：无线、电线、光缆、rf等等，或者上述
的任意合适的组合。
[0162]
附图中的流程图和框图，图示了按照本公开各种实施例的系统、方法和计算机程序产品的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段、或代码的一部分，上述模块、程序段、或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在有些作为替换的实现中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个接连地表示的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，框图或流程图中的每个方框、以及框图或流程图中的方框的组合，可以用执行规定的功能或操作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。
[0163]
描述于本公开实施例中所涉及到的单元可以通过软件的方式实现，也可以通过硬件的方式来实现，所描述的单元也可以设置在处理器中。其中，这些单元的名称在某种情况下并不构成对该单元本身的限定。
[0164]
应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。
[0165]
此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
[0166]
通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。
[0167]
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本技术旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

技术特征：
1.一种时序仿真验证方法，其特征在于，包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；基于所述验证结果记录文件对所述待验证芯片电路进行优化调整。2.根据权利要求1所述的时序仿真验证方法，其特征在于，所述基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列，包括：基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到仿真采样结果；基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到所述期望值序列；基于待验证芯片的仿真参数确定高低电平分界值；基于所述高低电平分界值确定与所述仿真采样结果对应的所述采样值序列。3.根据权利要求2所述的时序仿真验证方法，其特征在于，所述目标信号包括所述待验证芯片的数据选通引脚输出的数据选通信号dqs，所述第一采样时刻序列包括第一dqs采样时刻序列，所述第二采样时刻序列包括第二dqs采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，包括：基于所述使能信号的上升沿确定采样触发点；基于所述高低电平分界值确定所述时序仿真结果中与所述采样触发点最接近的第一个下降沿，将所述第一个下降沿确定为第一采样参考点，以及基于所述采样触发点确定第二采样参考点；基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一dqs采样时刻序列和所述第二dqs采样时刻序列。4.根据权利要求3所述的时序仿真验证方法，其特征在于，所述基于所述第一采样参考点、所述第二采样参考点和所述待验证芯片的工作频率配置所述第一dqs采样时刻序列和所述第二dqs采样时刻序列，包括：基于所述第一采样参考点和所述工作频率确定对所述时序仿真结果执行采样操作的第一采样起点和采样周期；基于所述采样触发点和所述工作频率确定对所述仿真期望结果执行采样操作的第二采样起点和所述采样周期；其中，所述采样周期为所述第一dqs采样时刻序列中多个采样时刻之间的间隔以及所述第二dqs采样时刻序列中多个采样时刻之间的间隔，所述第一采样起点为所述第一dqs采样时刻序列中的第一个第一采样时刻，所述第二采样起点为所述第二dqs采样时刻序列中的第一个第二采样时刻。5.根据权利要求3所述的时序仿真验证方法，其特征在于，所述目标信号还包括所述待
验证芯片的数据输出端口输出的读出数据信号dq，所述第一采样时刻序列还包括第一dq采样时刻序列，所述第二采样时刻序列还包括第二dq采样时刻序列，所述基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列，还包括：基于所述第一dqs采样时刻序列配置所述第一dq采样时刻序列；基于所述第二dqs采样时刻序列配置所述第二dq采样时刻序列。6.根据权利要求1至5中任一项所述的时序仿真验证方法，其特征在于，所述基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件，包括：基于所述第一采样时刻序列和所述第二采样时刻序列确定所述待验证芯片电路的时序偏移量；检测所述时序偏移量是否处于时序延迟范围内；检测到所述时序偏移量处于所述时序延迟范围内，获取所述采样值序列和所述期望值序列的比较结果；基于所述比较结果生成验证结果记录文件，其中，所述时序延迟范围基于所述待验证芯片电路的标准规范文件确定。7.根据权利要求6所述的时序仿真验证方法，其特征在于，所述获取所述采样值序列和所述期望值序列的比较结果，包括：确定所述第一采样时刻序列中的每个第一采样时刻和所述第二采样时刻序列中对应的第二采样时刻，所述第一采样时刻和所述第二采样时刻具有相同的采样序列号；比较每个所述第一采样时刻下的采样值和对应的所述第二采样时刻下的期望值是否一致；若比较结果一致，在所述验证结果记录文件中记录验证通过；若比较结果不一致，在所述验证结果记录文件中记录验证失败。8.一种时序仿真验证装置，其特征在于，包括：仿真模块，用于对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；配置模块，用于基于使能信号配置所述时序仿真结果对应的第一采样时刻序列以及所述目标信号的仿真期望结果对应的第二采样时刻序列；采样模块，用于基于所述第一采样时刻序列对所述时序仿真结果进行采样，得到采样值序列，以及基于所述第二采样时刻序列对所述仿真期望结果进行采样，得到期望值序列；验证模块，用于基于所述第一采样时刻序列、所述第二采样时刻序列、所述采样值序列和所述期望值序列生成验证结果记录文件；优化模块，用于基于所述验证结果记录文件对所述待验证芯片电路进行优化调整。9.一种电子设备，其特征在于，包括：处理器；以及存储器，用于存储所述处理器的可执行指令；其中，所述处理器配置为经由执行所述可执行指令来执行权利要求1～7中任意一项所述的时序仿真验证方法。10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序
被处理器执行时实现权利要求1～7中任意一项所述的时序仿真验证方法。

技术总结
本公开提供了一种时序仿真验证方法、验证装置、电子设备和可读存储介质，涉及存储器技术领域。其中，时序仿真验证方法包括：对待验证芯片电路执行时序仿真验证，生成目标信号的时序仿真结果；基于使能信号配置时序仿真结果对应的第一采样时刻序列以及目标信号的仿真期望结果对应的第二采样时刻序列；基于第一采样时刻序列对时序仿真结果进行采样，以及基于第二采样时刻序列对仿真期望结果进行采样；生成验证结果记录文件；基于验证结果记录文件对待验证芯片电路进行优化调整。通过本公开的技术方案，能够在不依赖外部时钟信号的前提下执行时序验证操作，有利于提升时序验证操作的验证可靠性。可靠性。可靠性。


技术研发人员：史丹丹
受保护的技术使用者：长鑫存储技术有限公司
技术研发日：2023.04.26
技术公布日：2023/7/7