一种埋阻金属箔和埋阻金属箔制备方法与流程

1.本发明涉及线路板技术领域，尤其涉及一种埋阻金属箔和埋阻金属箔制备方法。


背景技术：

2.据电子电路行业业界工程技术人员统计，在集成电路设计时，在分离元器件当中，电阻约占30％，电容约占40％，而其他的元器件总共只占30％左右。
3.由于电阻占元器件的大多数，把电阻放置在电路板的表面，通过引线连接到电路，这样大大增加了电路的复杂性，电阻层与铜箔层之间结合力不稳定，导致电路的性能恶化。
4.为此，亟需提供一种埋阻金属箔和埋阻金属箔制备方法以解决上述问题。


技术实现要素：

5.本发明的目的在于提供一种埋阻金属箔和埋阻金属箔制备方法，增强电阻层与铜箔层之间的结合力，保证电路的有效运行。
6.为实现上述目的，提供以下技术方案：
7.一种埋阻金属箔，包括：
8.第一铜箔层；
9.至少两个第一电阻层，至少两个所述第一电阻层间隔设置于所述第一铜箔层上，至少两个所述第一电阻层的阻值各不相同；
10.第一粘结层，包括相连的粘结平层和间隔梁，所述粘结平层粘接于所述第一电阻层远离所述第一铜箔层的一侧，所述间隔梁设置于相邻两个所述第一电阻层之间，且所述间隔梁同时与所述第一电阻层和所述第一铜箔层粘接；
11.所述第一铜箔层、所述第一电阻层和所述第一粘结层为一体化结构。
12.作为埋阻金属箔的可选方案，所述第一铜箔层靠近所述第一电阻层的一侧凸出设置有第一凸起限位部，所述第一电阻层靠近所述第一铜箔层的一侧凹设有第一凹槽限位部，所述第一凸起限位部设置于所述第一凹槽限位部内。
13.作为埋阻金属箔的可选方案，所述第一凸起限位部呈圆弧形或多边形结构。
14.作为埋阻金属箔的可选方案，所述第一铜箔层靠近所述间隔梁的一侧凸出设置有第二凸起限位部；所述间隔梁靠近所述第一铜箔层的一侧凹设有第二凹槽限位部，所述第二凸起限位部设置于所述第二凹槽限位部内。
15.作为埋阻金属箔的可选方案，所述第二凸起限位部呈圆弧形或多边形结构。
16.作为埋阻金属箔的可选方案，采用磁控溅射的方式将电阻材料溅射于所述第一铜箔层的表面以形成所述第一电阻层。
17.作为埋阻金属箔的可选方案，还包括第一基材，所述第一基材设置于所述第一铜箔层远离所述第一电阻层的一侧。
18.作为埋阻金属箔的可选方案，所述第一粘结层远离所述第一电阻层的一侧依次设置有第二粘结层、第二电阻层和第二铜箔层。
19.作为埋阻金属箔的可选方案，还包括第二基材，所述第二基材设置于所述第二铜箔层远离所述第二电阻层的一侧。
20.作为埋阻金属箔的可选方案，还包括第三基材，所述第三基材设置于所述粘结层远离所述第一电阻层的一侧。
21.一种埋阻金属箔制备方法，用于制备上述任一项所述的埋阻金属箔，包括以下步骤：
22.s1、在第一铜箔层上沿所述第一铜箔层的长度方向划分条形遮挡区和至少两个电阻成型区，所述条形遮挡区位于两个所述电阻成型区之间，至少两个电阻成型区的宽度不同；
23.s2、将条形遮挡层粘接于所述条形遮挡区；
24.s3、通过电阻材料在所述电阻成型区上形成第一电阻层，且至少两个所述第一电阻层的阻值各不相同；
25.s4、将所述条形遮挡层剥离所述条形遮挡区；
26.s5、将所述第一粘结层设置于第一电阻层上，且所述第一粘结层的间隔梁覆盖所述条形遮挡区。
27.作为埋阻金属箔制备方法的可选方案，所述步骤s3还包括以下步骤：
28.s31、将磁控溅射装置朝向所述第一铜箔层并进行溅射电阻材料，溅射持续时间为第一设定时长；
29.s32、溅射完成后对所述第一铜箔层进行降温，降温持续时间为第二设定时长。
30.作为埋阻金属箔制备方法的可选方案，所述步骤s1还包括以下步骤：
31.s11、在所述条形遮挡区上涂抹脱落剂。
32.与现有技术相比，本发明的有益效果：
33.本发明所提供的埋阻金属箔依次设置有第一铜箔层、至少两个第一电阻层和第一粘结层，每个第一电阻层沿水平面间隔设置于第一铜箔层上，相连两个第一电阻层之间的间隔处设置有间隔梁，在第一电阻层远离第一铜箔层的一侧设置有粘结平层，采用第一电阻层之间间隔设置的方式，通过间隔梁和粘结平层，增大了第一粘结层与第一电阻层的接触面积，间隔梁还与第一铜箔层粘接，增强了电阻层与铜箔层之间的结合力，保证电路的有效运行；由于至少两个第一电阻层的阻值不同，使金属箔的电阻有效区的阻值不同，增加了后期形成电路设计空间。
34.本发明所提供的埋阻金属箔制备方法，增强了电阻层与铜箔层之间的结合力，保证电路的有效运行。
附图说明
35.为了更清楚地说明本发明实施例中的技术方案，下面将对本发明实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据本发明实施例的内容和这些附图获得其他的附图。
36.图1为本发明实施例一中埋阻金属箔的截面示意图；
37.图2为本发明实施例一中设有第一基材的截面示意图；
38.图3为本发明实施例一中第一铜箔层的结构示意图；
39.图4为本发明实施例一中埋阻金属箔的制备流程图；
40.图5为本发明实施例二中埋阻金属箔的截面示意图；
41.图6为本发明实施例三中埋阻金属箔的截面示意图。
42.附图标记：
43.1、第一铜箔层；2、第一电阻层；3、第一粘结层；4、第一基材；5、第二粘结层；6、第二电阻层；7、第二铜箔层；8、第二基材；9、第三基材；
44.11、第一凸起限位部；12、第二凸起限位部；13、条形遮挡区；14、电阻成型区；
45.21、第一凹槽限位部；321、第二凹槽限位部；
46.31、粘结平层；32、间隔梁。
具体实施方式
47.为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
48.因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
49.应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
50.在本发明的描述中，需要说明的是，术语“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
51.在本发明的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
52.在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
53.下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
54.由于电阻占元器件的大多数，把电阻放置在电路板的表面，通过引线连接到电路，这样大大增加了电路的复杂性，电阻层与铜箔层之间结合力不稳定，导致电路的性能恶化。
55.为了增强电阻层与铜箔层之间的结合力，保证电路的有效运行，本实施例提供一种埋阻金属箔，以下结合图1至图6对本实施例的具体内容进行详细描述。
56.实施例一
57.如图1所示，该埋阻金属箔包括第一铜箔层1；第一电阻层2和第一粘结层3。至少两个第一电阻层2，至少两个第一电阻层2间隔设置于第一铜箔层1上，至少两个第一电阻层2的阻值各不相同。第一粘结层3包括相连的粘结平层31和间隔梁32，粘结平层31粘接于第一电阻层2远离第一铜箔层1的一侧，间隔梁32设置于相邻两个第一电阻层2的间隔处，且间隔梁32同时与第一电阻层2和第一铜箔层1粘接；第一铜箔层1、第一电阻层2和第一粘结层3依次叠合并被压合为一体化结构。粘结层3为半固化粘结片。铜箔层1的厚度为2μm-20μm。更加优先地为13μm-15μm。例如，13μm、13.1μm、13.2μm、13.3μm、13.4μm、13.5μm、13.6μm、13.7μm、13.8μm、13.9μm、14.0μm、14.1μm、14.2μm、14.3μm、14.4μm、14.5μm、14.6μm、14.7μm、14.8μm、14.9μm、15μm。
58.简而言之，本发明所提供的埋阻金属箔依次设置有第一铜箔层1、至少两个第一电阻层2和第一粘结层3，每个第一电阻层2沿水平面间隔设置于第一铜箔层1上，相连两个第一电阻层2之间的间隔处设置有间隔梁32，在第一电阻层2远离第一铜箔层1的一侧设置有粘结平层31，采用第一电阻层2之间间隔设置的方式，通过间隔梁32和粘结平层31，增大了第一粘结层3与第一电阻层2的接触面积，间隔梁32还与第一铜箔层1粘接，增强了电阻层与铜箔层之间的结合力，保证电路的有效运行；由于至少两个第一电阻层2的阻值不同，使金属箔的电阻有效区的阻值不同，增加了后期形成电路设计空间。
59.进一步地，第一铜箔层1靠近第一电阻层2的一侧凸出设置有第一凸起限位部11，第一电阻层2靠近第一铜箔层1的一侧凹设有第一凹槽限位部21，第一凸起限位部11设置在第一凹槽限位部21内。第一凸起限位部11与第一凹槽限位部21形状相适配。
60.进一步地，第一凸起限位部11呈圆弧形结构，增强第一凸起限位部11与第一凹槽限位部21的结合度。在其他实施例中，第一凸起限位部11还可以为多边形结构。
61.进一步地，第一铜箔层1靠近间隔梁32的一侧凸出设置有第二凸起限位部12；间隔梁32靠近第一铜箔层1的一侧凹设有第二凹槽限位部321，第二凸起限位部12设置在第二凹槽限位部321内。
62.进一步地，第二凸起限位部12呈圆弧形结构，增强第二凸起限位部12与第二凹槽限位部321的结合度。在其他实施例中，第二凸起限位部12还可以为多边形结构。
63.更进一步地，第一凸起限位部11和第二凸起限位部12表面均粗化处理并形成粗化层。粗化层的平均粗糙度rz的范围为3μm-5μm，更加优先地为2μm-4μm。例如，2μm、2.1μm、2.2μm、2.3μm、2.4μm、2.5μm、2.6μm、2.7μm、2.8μm、2.9μm、3.0μm、3.1μm、3.2μm、3.3μm、3.4μm、3.5μm、3.6μm、3.7μm、3.8μm、3.9μm、4μm。
64.在其他实施例中，将电阻材料采用磁控溅射的方式溅射于第一铜箔层1的表面以
形成第一电阻层2。使第一电阻层2稳固的结合在第一铜箔层1上，保证第一电阻层2与第一铜箔层1的良好的结合力度。
65.在一些应用场景中，将电阻材料还可以采用化学镀或电镀的方式形成与第一铜箔层1的表面。
66.进一步地，如图2所示，埋阻金属箔还包括第一基材4，第一基材4设置于第一铜箔层1远离第一电阻层2的一侧。
67.如图3和图4所示，本实施例还提供了一种埋阻金属箔制备方法，用于制备上述的埋阻金属箔，该埋阻金属箔制备方法包括以下步骤：
68.s1、在第一铜箔层1上沿第一铜箔层1的长度方向划分条形遮挡区13和至少两个电阻成型区14，条形遮挡区13位于两个电阻成型区14之间，至少两个电阻成型区14的宽度不同；
69.s2、将条形遮挡层粘接于条形遮挡区13；
70.s3、通过电阻材料在电阻成型区14上形成第一电阻层2，且至少两个第一电阻层2的阻值各不相同；
71.s4、将条形遮挡层剥离条形遮挡区13；
72.s5、将第一粘结层3设置于第一电阻层2上，且第一粘结层3的间隔梁32覆盖条形遮挡区13。
73.采用本实施例中的埋阻金属箔制备方法，可以增强了电阻层与铜箔层之间的结合力，保证电路的有效运行。电阻成型区14的宽度不同，以使每个第一电阻层2的阻值不同，使金属箔的电阻有效区的阻值不同，增加了后期形成电路设计空间。
74.进一步地，步骤s3还包括以下步骤：
75.s31、将磁控溅射装置朝向第一铜箔层1并溅射电阻材料，溅射持续时间为第一设定时长；
76.s32、溅射完成后对第一铜箔层1进行降温，降温持续时间为第二设定时长。根据实际经验值，人工提前设定第一设定时长和第二设定时长的具体持续时间。
77.进一步地，步骤s1还包括以下步骤：s11、在条形遮挡区13上涂抹脱落剂。方便将条形遮挡层与述条形遮挡区13相剥离。
78.实施例二
79.本实施例提供了一种埋阻金属箔，与实施例一相比，本实施例提供的埋阻金属箔的基本结构与实施例一相同，仅第一粘结层3远离第一电阻层2的一侧的设置存在差异，本实施例不再对与实施例一相同的结构进行赘述。
80.如图5所示，本实施例中的埋阻金属箔，第一粘结层3远离第一电阻层2的一侧依次设置有第二粘结层5、第二电阻层6和第二铜箔层7。
81.进一步地，埋阻金属箔还包括第二基材8，第二基材8设置于第二铜箔层7远离第二电阻层6的一侧。
82.第一电阻层2和第二电阻层6的材料可以包括镍、铬、铂、钯、钛中的至少一种单质金属，和/或包括镍、铬、铂、钯、钛、硅、磷、铝中至少两种组合的合金。例如，可以是具有低电阻率的镍铬合金(nicr)或镍磷合金(nip)，也可以是具有高电阻率的铬硅合金(crsi)。
83.铜箔层的导电率为电阻层的2-1000倍。
84.实施例三
85.本实施例提供了一种埋阻金属箔，与实施例一相比，本实施例提供的埋阻金属箔的基本结构与实施例一相同，仅第一粘结层3远离第一电阻层2的一侧的设置存在差异，本实施例不再对与实施例一相同的结构进行赘述。
86.如图6所示，本实施例中的埋阻金属箔还包括第三基材9，第三基材9设置于粘结层3远离第一电阻层2的一侧。
87.第一基材4、第二基材8和第三基材9采用绝缘且具有一定承载能力的材料，例如，材质可以是树脂胶、聚酰亚胺(pi)、改性聚酰亚胺、玻纤布、玻纤布复合材料、纸基板、复合基板、hdi板材、改性环氧树脂、改性丙烯酸树脂、聚对苯二甲酸乙、二醇酯、聚对苯二甲酸丁二醇酯、聚乙烯(pe)等。
88.注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所说的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

技术特征：
1.一种埋阻金属箔，其特征在于，包括：第一铜箔层(1)；至少两个第一电阻层(2)，至少两个所述第一电阻层(2)间隔设置于所述第一铜箔层(1)上，至少两个所述第一电阻层(2)的阻值各不相同；第一粘结层(3)，包括相连的粘结平层(31)和间隔梁(32)，所述粘结平层(31)粘接于所述第一电阻层(2)远离所述第一铜箔层(1)的一侧，所述间隔梁(32)设置于相邻两个所述第一电阻层(2)之间，且所述间隔梁(32)同时与所述第一电阻层(2)和所述第一铜箔层(1)粘接；所述第一铜箔层(1)、所述第一电阻层(2)和所述第一粘结层(3)为一体化结构。2.根据权利要求1所述的埋阻金属箔，其特征在于，所述第一铜箔层(1)靠近所述第一电阻层(2)的一侧凸出设置有第一凸起限位部(11)，所述第一电阻层(2)靠近所述第一铜箔层(1)的一侧凹设有第一凹槽限位部(21)，所述第一凸起限位部(11)设置于所述第一凹槽限位部(21)内。3.根据权利要求2所述的埋阻金属箔，其特征在于，所述第一凸起限位部(11)呈圆弧形或多边形结构。4.根据权利要求2所述的埋阻金属箔，其特征在于，所述第一铜箔层(1)靠近所述间隔梁(32)的一侧凸出设置有第二凸起限位部(12)；所述间隔梁(32)靠近所述第一铜箔层(1)的一侧凹设有第二凹槽限位部(321)，所述第二凸起限位部(12)设置于所述第二凹槽限位部(321)内。5.根据权利要求4所述的埋阻金属箔，其特征在于，所述第二凸起限位部(12)呈圆弧形或多边形结构。6.根据权利要求1所述的埋阻金属箔，其特征在于，采用磁控溅射的方式将电阻材料溅射于所述第一铜箔层(1)的表面以形成所述第一电阻层(2)。7.根据权利要求1-6任一项所述的埋阻金属箔，其特征在于，还包括第一基材(4)，所述第一基材(4)设置于所述第一铜箔层(1)远离所述第一电阻层(2)的一侧。8.根据权利要求7所述的埋阻金属箔，其特征在于，所述第一粘结层(3)远离所述第一电阻层(2)的一侧依次设置有第二粘结层(5)、第二电阻层(6)和第二铜箔层(7)。9.根据权利要求8所述的埋阻金属箔，其特征在于，还包括第二基材(8)，所述第二基材(8)设置于所述第二铜箔层(7)远离所述第二电阻层(6)的一侧。10.根据权利要求7所述的埋阻金属箔，其特征在于，还包括第三基材(9)，所述第三基材(9)设置于所述粘结层(3)远离所述第一电阻层(2)的一侧。11.一种埋阻金属箔制备方法，其特征在于，用于制备如权利要求1-10任一项所述的埋阻金属箔，包括以下步骤：s1、在第一铜箔层(1)上沿所述第一铜箔层(1)的长度方向划分条形遮挡区(13)和至少两个电阻成型区(14)，所述条形遮挡区(13)位于两个所述电阻成型区(14)之间，至少两个所述电阻成型区(14)的宽度不同；s2、将条形遮挡层粘接于所述条形遮挡区(13)；s3、通过电阻材料在所述电阻成型区(14)上形成第一电阻层(2)，且至少两个所述第一电阻层(2)的阻值各不相同；
s4、将所述条形遮挡层剥离所述条形遮挡区(13)；s5、将所述第一粘结层(3)设置于所述第一电阻层(2)上，且所述第一粘结层(3)的间隔梁(32)覆盖所述条形遮挡区(13)。12.根据权利要求11所述的埋阻金属箔制备方法，其特征在于，所述步骤s3还包括以下步骤：s31、将磁控溅射装置朝向所述第一铜箔层(1)并进行溅射电阻材料，溅射持续时间为第一设定时长；s32、溅射完成后对所述第一铜箔层(1)进行降温，降温持续时间为第二设定时长。13.根据权利要求12所述的埋阻金属箔制备方法，其特征在于，所述步骤s1还包括以下步骤：s11、在所述条形遮挡区(13)上涂抹脱落剂。

技术总结
本发明公开一种埋阻金属箔和埋阻金属箔制备方法，属于线路板技术领域。该埋阻金属箔包括第一铜箔层；至少两个第一电阻层间隔设置于第一铜箔层上，至少两个第一电阻层的阻值各不相同；第一粘结层，包括相连的粘结平层和间隔梁，粘结平层粘接于第一电阻层远离第一铜箔层的一侧，间隔梁设置于相邻两个第一电阻层的间隔处，且间隔梁同时与第一电阻层和第一铜箔层粘接；第一铜箔层、第一电阻层和第一粘结层为一体化结构。增强了电阻层与铜箔层之间的结合力，保证电路的有效运行；由于至少两个第一电阻层的阻值不同，使金属箔的电阻有效区的阻值不同，增加了后期形成电路设计空间。增加了后期形成电路设计空间。增加了后期形成电路设计空间。


技术研发人员：张可 苏陟 喻建国 朱宇华
受保护的技术使用者：珠海达创电子有限公司
技术研发日：2021.12.29
技术公布日：2023/7/13