制造半导体器件的方法，相应半导体器件和用于其中的带与流程

制造半导体器件的方法，相应半导体器件和用于其中的带
1.相关申请的交叉引用
2.本技术要求2021年10月7日提交的意大利专利申请号.102021000025523的优先权，该申请的内容在法律允许的最大程度上通过引用整体并入本文。
技术领域
3.本说明书涉及半导体器件。
4.一个或多个实施例可有利地应用于例如汽车领域中使用的功率半导体器件。
5.满足汽车行业中的环境工作温度范围的(低)级规格的功率四方扁平无引线(qfn)半导体器件是可有利地应用实施例的器件的示例。


背景技术：

6.分层(delamination)是在期望满足汽车等级规格的半导体器件(诸如功率半导体器件)中保持受控的效果。
7.这种器件目前包括“带”，即被焊接(例如，经由超声波接合)的金属窄条带，并且旨在为可能在功率器件中出现的(高)电流提供流动路径。因此，在用于互连目的的半导体器件的后段制程(back end of line，beol)制造中，带状接合是众所周知的技术。
8.传统的带(例如由al或cu制成)通过层压制造。这导致相当平滑(有光泽)的外部带表面，这有助于带与管芯焊盘或引线框引线之间的良好楔形接合。
9.在使用预模制引线框和楔形条带接合的功率器件(例如，功率qfn器件)中，在封装的模制材料与模制材料打算封包的器件结构之间可能发生不合需要的分层。
10.在本领域中需要有助于充分抵抗不期望的分层。


技术实现要素：

11.一个或多个实施例涉及一种方法。
12.一个或多个实施例涉及相应的半导体器件。用于汽车领域的功率四方扁平无引线(qfn)半导体器件可以是这种器件的示例。
13.一个或多个实施例涉及用于制造半导体器件的带状材料。这种带状材料可以由半导体器件制造商的供应商作为中间产品提供。
14.一个或多个实施例涉及在(例如，超声)接合步骤之前或之后的带表面粗糙化。
15.在某些实施例中，条带粗糙化可在单个条带侧上实施。
16.在某些实施例中，可在带两侧上实施带粗糙化。
17.各种实施例可以采用不同的技术(例如激光雕刻或化学蚀刻)用于带粗糙化。
18.在某些实施方案中，粗糙化可以在带的整个长度之上。
19.在某些实施例中，粗糙化可以仅在带的(可能小的)部分之上，例如，作为仅粗糙化该部分的结果，例如，通过激光加工，可选地在接合之后。
20.一个或多个实施例可以包括在楔形接合之前提供粗糙的(roughened)带或在带的
至少一个表面上形成粗糙度。
21.一个或多个实施例可包括形成带接合连接，然后粗糙化带的(上)表面的一部分。
22.一个或多个实施例提供以下优点中的一个或多个：以获得无分层封装为目标的封装分层的总体减少；在现有的接线(带)焊接机上的使用方便性；提供即插即用过程(在粗糙的带直接在其卷轴上可用的情况下，不引入额外的组装步骤)；广泛适用于几种类型的引线框架封装；低成本(例如，如果激光雕刻用于粗糙化)；和选择性，就带粗糙度图案而言，可以基于设想的应用定制。
23.与常规解决方案相比，根据实施例的带表面将比不像通常那样光滑和有光泽。经由粗糙化(例如，经由激光雕刻工艺)而增加的带粘合表面将导致带与模制化合物之间的更强粘合，而不会不利地影响带在管芯接合垫或引线框引线上的接合。
24.注意，在引线框修整中应用粗糙化。同样，已知在减少分层方面的尝试是使用与模制化合物或诸如胶或带(导电或绝缘)或管芯钝化材料的经修改管芯附着材料的性质相关的化学反应。
25.一个或多个实施例增加(多个)带的可用表面以增加与模制化合物的界面处的粘合面积。
26.在一个或多个实施例中，可以使用例如激光雕刻来增加条带表面积：这产生与模制化合物的增加的粘合面积(其抵消分层)，同时产生根据选定雕刻图案粗糙的带表面(其不削弱将带楔形接合到管芯接合垫或引线框引线上)。
27.在某些实施例中，带粗糙化处理可以在带接合处理步骤之前执行。
28.在某些实施例中，带粗糙化处理可以在带接合处理步骤之后执行。
29.在某些实施例中，取决于应用，可以(仅)在选定的带部分处产生粗糙度。
30.各种实施例可考虑在带的单侧上执行带粗糙化处理。
31.各种实施例可考虑在带的两侧上执行带粗糙化处理。
32.单侧方案在防止分层和提供足够的楔形接触区域之间提供了有利的折衷，其中带的(背面或底部)表面与管芯/引线框的金属紧密接触，产生所谓的“楔形”。
33.考虑到模塑化合物和带之间的粘合面积最大化，双侧方案在分层性能方面是有利的。
附图说明
34.现在将参考附图仅以举例的方式描述一个或多个实施例，其中：
35.图1是包括提供电源连接通道或路径的带的半导体器件的平面图；
36.图2是应用本说明书的实施例的如图1所示的半导体器件的一部分的平面图；
37.图3是应用本说明书的实施例的如图1所示的半导体器件的一部分的平面图；
38.图4和图5是根据本说明书的实施例的带的相对侧的视图；
39.图6a、图6b、图6c、图6d示出了可以在本说明书的实施例中使用的可能的粗糙化图案；以及
40.图7和图8是本说明书的实施例中的步骤的可能序列的示例性流程图。
具体实施方式
41.除非另外指明，否则不同附图中的对应数字和符号通常指代对应部分。
42.附图是为了清楚地说明实施例的相关方面而绘制的，并且不必按比例绘制。
43.在附图中画出的特征的边缘不一定表示特征范围的终止。
44.在随后的描述中，示出了各种具体细节，以便提供对根据该描述的实施例的各种示例的深入理解。可以在没有一个或多个具体细节的情况下，或者利用其他方法、组件、材料等来获得实施例。在其他情况下，没有详细示出或描述已知的结构、材料或操作，从而不会模糊实施例的各个方面。
45.在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置，结构或特性被包括在至少一个实施例中。因此，可以出现在本说明书的各个点中的诸如“在实施例中”，“在一个实施例中”等的短语不一定确切地指代同一实施例。此外，特定的配置、结构或特性可以在一个或多个实施例中以任何适当的方式组合。
46.这里使用的标题/参考仅仅是为了方便而提供的，因此不限定保护范围或实施例的范围。
47.诸如图1至图3所示的功率四方扁平无引线(qfn)器件(qfn)器件)可包括一个或一个以上半导体集成电路芯片(或管芯(dice)——本文中使用术语作为同义词)c1、c2，无论其数目和功能如何，该芯片c1，c2布置在例如引线框的衬底12中的相应管芯垫或焊片12a处。
48.名称“引线框”(或“引线框架”)(例如，参见美国专利和商标局的uspc合并词汇表)表示为集成电路芯片或管芯提供支撑的金属框，以及将管芯或芯片中的集成电路互连到其它部件或接触部的电引线。
49.实质上，引线框包括导电结构或引线12b的阵列(参见图1)，所述导电结构或引线12b从轮廓位置在半导体芯片或管芯的方向上向内延伸，从而由一个或多个管芯垫或焊盘12a形成导电结构的阵列，该管芯垫或焊盘12a被配置为具有附着在其上的至少一个半导体芯片或管芯。
50.这可以通过诸如管芯附着粘合剂(例如，管芯附着膜(daf))的常规安装来实现。
51.通常使用诸如光刻技术的技术来产生引线框。使用此技术，在顶侧和底侧上蚀刻箔(foil)或带条(tape)形式的金属(例如，铜)材料以产生各种垫和引线。
52.衬底(例如，引线框)有利地以预模制形式提供，其中绝缘树脂(例如，环氧树脂)填充管芯焊盘12a与引线12b之间的空隙。
53.因此，预模制引线框12是大体上平坦的薄片状衬底，其中预模制材料(树脂)填充引线框的导电结构(例如，由金属材料(诸如，铜)制成)中的空间，其在例如通过蚀刻形成期间已被赋予包括空的空间的刻纹外观。
54.预模制引线框的总厚度与具有刻纹的导电结构的厚度相同。
55.在图1至图3中，附图标记14表示所谓的“带”，即导电材料(铜或铝可以是这种材料的示例)的窄条带，其提供在功率管芯c2上延伸的导电线或路径，并且被配置为将电流从功率管芯c2传送到一个或多个电负载(图中不可见)。
56.如图1至图3所示，带14可呈现有助于通过超声波焊接进行焊接的波状(波纹状)图案(由不同的表面标记表示)。
57.因此，如图1至图3中例示的动力封装(为了简单起见，图2和图3中仅示出了带14的一部分)可以包括：一个或多个“功率”管芯c2，提供器件10的功率部分；以及至少一个(例如，较小的)管芯c1，充当控制器并耦合到功率管芯或管芯c2以及衬底(引线框)12中的外部引线12b。
58.如上所述，带(诸如14)主要用于“重载”线，而控制器管芯或管芯c1通常用细接线接线接合。
59.将模制化合物(例如环氧树脂)16模制到图1到图3中所说明的组件上以提供器件10的绝缘包封。
60.贯穿附图，用相同的附图标记表示与已经结合图1讨论的部件或元件类似或相似的部件或元件，并且为了简洁起见，将不重复相应的详细说明，例如图2和图3，另外应理解，除非说明书和/或上下文以不同方式指示，否则结合图1提供的器件10的说明也适用于图2和图3中(部分地)说明的器件10。
61.因此，如图1至图3所示的布置是器件10的示例，器件10包括其上布置有至少一个半导体管芯(即c2)的衬底(引线框12)和为至少一个半导体管芯c2提供电流路径的至少一个导电带14。
62.如图1至图3所示，一个或多个带14在一个或多个管芯c2上延伸，使得一个或多个管芯c2位于衬底12和一个或多个带14中间。
63.如图1至图3所示的布置同样是器件10的示例，器件10包括模制到衬底12上的(电)绝缘包封16，衬底12具有布置在其上的半导体管芯或管芯c2和带14。绝缘包封16(模制化合物，例如环氧树脂)包封半导体管芯或管芯c2和带14。
64.图1至图3中所示的布置越来越多地用于汽车领域。
65.这些器件封装的规格在诸如汽车电子委员会(aec)文件aec-100等文件中制定，其中部件操作温度等级定义为：等级0：-40℃至+150℃；等级1：-40℃至+125℃；等级2：-40℃至+105℃；等级3：-40℃至+85℃；和等级4：0℃至+70℃的环境操作温度范围。
66.为了符合较低(等级0比等级4更严格)等级级别，选择诸如引线框修整，模制化合物，管芯附着胶的封装特征。
67.用于保持对等级分配的控制的因素是模制化合物16与打算由其包封的器件结构之间的分层。
68.带14通常形成为接合的金属窄条带，可选地通过所谓的“楔”的超声波接合，即，形成带的压缩(超声波接合)区域wb和下面的接合表面。
69.当打算牢固地接合在一起的两种或更多种材料(例如引线框和模制于其上的模制化合物)断裂或分离成层时，实质上发生分层。
70.分层是封装可靠性的重要因素。即便是小的分层斑点实际上也可产生火花分层(spark delamination)，该火花分层传播到封装边缘并促使水分渗入封装中。
71.该可能事件与热循环和湿度测试突出显示的高失效风险相关，并可能影响板组装/预处理以及系统功能。
72.例如，可能的湿气引起的故障是由于铝(al)扩散而发生的铝图案(焊盘，接线/带，导体)的腐蚀。所谓的“爆米花”效应也可以由水分引起——如果其封装已经吸收了过量湿气的器件经过回流步骤，则温度的快速升高导致所吸收的水蒸发，这导致裂缝的形成，或者
甚至导致封装爆裂。
73.即使不希望受限于该方面的任何特定理论，也可以注意到以下内容：
74.如上所述的半导体器件封装包括具有不同热机械特性的不同材料。应力不可避免地在这些材料之间的界面处产生，并且响应于小于应力的粘附而发生分层。应力主要取决于封装尺寸和设计，而粘合是可通过作用于材料之间的机械和化学界面相互作用而改善的因素；
75.机械相互作用与表面粗糙度有关。粗糙度影响机械联锁(微腔)，接触(界面)面积因粗糙度而增加：典型示例为引线框，其可包括粗糙的裸材料或粗糙材料的精加工；以及
76.化学相互作用与界面材料之间的(增加的)氢键链接有关。例如，通常模制化合物和/或管芯附着材料和/或管芯钝化使用粘合促进剂物质化学富集。
77.在如图1所示的常规解决方案中，波带或波纹带14的表面是光滑的(例如，有光泽的)。
78.在图1中举例说明的解决方案没有考虑模制化合物与带状材料的机械粘合：实际上，带/模制化合物界面仅是模制化合物16的包封模制到其上的表面的一小部分。
79.应注意，与前述无关，平滑的带表面(其导致模制化合物与带14的不良粘合)可引发不期望的广泛分层，即使采取如先前所论述的其它措施来对抗分层。
80.如本文结合图2到图8所考虑的实例，增加带14的可用表面，因此增加模制化合物16到带14的粘合(界面)面积。
81.可以通过使用例如本领域技术人员已知的激光雕刻方法粗糙化该表面的方式增加带表面。
82.有利地，粗糙化的带表面可以在带自身制造(层压)时通过使用一个或多个辊来产生，所述辊包括适于在其一个或两个面上压印层压材料的刻纹表面图案。
83.该方法将根据为雕刻工艺选择的所需图案产生粗糙(粗糙化)的带表面。
84.如本文所用，诸如粗糙/经粗糙/粗糙化之类的措辞对应于(使)表面不平坦和不平滑的当前含义。
85.一个或多个实施例考虑了以下事实：施予在带的表面上的粗糙度值和其他表面特征(如粗糙度的取向和节距或粗糙化工艺的类型)与以下因素有关，如：拉伸步骤的应力、速度和移动方向；材料的物理特性；粗糙化过程中存在/不存在润滑；表面美观等。
86.因此，考虑到工作条件，粗糙度可以取决于带表面的性质。
87.举例来说，用于标准带的常规工艺将产生粗糙度ra值低于1.2微米(甚至远小于例如0.2微米)的表面。
88.出于本文的目的，当粗糙度ra值超过1.2微米时，带表面可被认为是粗糙的。
89.在使用的许多不同粗糙度参数中，ra到目前为止最常见——ra被定义为根据评估长度内中心线偏差确定的过滤粗糙度轮廓的算术平均值。
90.类似地，在此使用的措辞例如雕刻/镌刻对应于在(硬)物体的表面上切割或雕刻(文本或设计)的当前含义。
91.如上所述，本文所考虑的带粗糙化工艺可以在带接合工艺步骤之前或之后，即在将带14接合(例如，楔形接合)到器件10上之前或之后，例如，通过参考本文所考虑的示例，在芯片c2上进行。
92.有利地，粗糙化的带表面可以在带自身制造(层压)时通过使用一个或多个辊来产生，所述辊包括适于在其一个或两个面上压印层压材料的刻纹表面图案。
93.不管如何和何时生产，这样的粗糙表面为绝缘封装16提供粗糙化的耦合界面。
94.在某些实施例中，取决于预期的应用，可以在带14的整个延伸上或仅在带14的一部分上形成粗糙度。
95.图2涉及用于带14的材料在带14被楔形接合到芯片c2上之前已经被粗糙化(例如，经由激光束处理，诸如雕刻以产生例如横跨带表面的对角沟槽)的示例。
96.实际上，在图2中，楔形接合wb的“类金刚石”图案叠加在由激光束处理产生的(此处有沟槽)图案上。
97.图3涉及一个例子，其中在带14已经楔型接合到芯片c2上之后，带14的材料已经粗糙化。
98.实际上，在图3中，(此处，通常是粗糙的)外观在楔形接合wb的类金刚石图案上延伸：另外应注意，在某些实施例中，带14的表面粗糙化可以仅在带14的不受楔形接合wb的类金刚石图案影响的那些(波纹状)部分处提供。
99.可以实施如本文所讨论的粗糙化方法：在单个带侧14a(图4，左)上，另一侧14b是左侧光滑的(图4，右)，或者在两个带侧上，带侧14a和14b都是粗糙的(见图5)。
100.如图4所示的“单侧”解决方案在增加的抗分层性和楔形接触面积之间提供了良好的折衷，其中带的背面或底面14b保持光滑，适于与管芯/引线框的金属紧密接触，从而在其上产生强的楔形接合。
101.如图5所示的“双侧”解决方案将在分层方面提供进一步改进的性能，这是由于模制化合物和(粗糙化的)带表面之间的粘合区域被最大化。
102.应注意，前述(单侧选项/双侧选项)的应用基本上与用于粗糙化带状材料14的表面的技术(例如，激光雕刻，辊轧，化学蚀刻)无关。
103.在条带粗糙化是在将条带14布置到(管芯c2和)衬底12上之前执行的情况下(例如，如图7的左手侧示意性地示出的，其中预粗糙化的条带状材料被示为由供应商提供给半导体器件制造商的中间产品)，通过辊压(例如，在条带层压期间将刻纹图案压印到条带状材料中)的粗糙化被发现是有利的。
104.如图2，图4和图6a至图6d所示，对于形成为以有序方式重复的规则和几何图案的带粗糙度图案(典型的是激光雕刻或机械层压粗糙化工艺)，作为具有不规则图案的粗糙表面(典型的是化学粗糙化工艺)的替代方案，可以有几种选择。
105.共同的图案特征可以包括具有水平(图6c)或垂直(图6b)取向的(对角)线性沟槽图案(图2，图4和图5)，点图案(图6a)，网格图案(图6b)或之字形图案。发现所有这些解决方案改进带与围绕带的模制化合物之间的夹持和耦合。
106.所有这些图案可以仅在带14的一侧(图4)或在带14的两侧(图5)产生。
107.图7和8的流程图是实施例中可能的步骤序列的示例。
108.应当理解，图7和8的步骤或动作本身适于以本领域技术人员已知的方式执行。
109.另外应当理解，图7和8的步骤或动作的顺序仅是示例性的，因为：所示出的一个或多个步骤可以被省略，以不同的方式(例如利用其他工具)执行和/或由其他步骤代替；可增加额外步骤；并且一个或多个步骤可以以不同于所示顺序的顺序进行。
110.在图7和图8中，块100、102和104是制造步骤或阶段的示例，例如：晶片锯切(框100)，将芯片或管芯c1，c2附着在引线框12上(框102)，以及接合带14(框104)。
111.在图6所示的实施例中，在接合步骤104中使用如箭头105所示已经在粗糙化(例如轧制)步骤中粗糙化的带材料。
112.这可以在单个(例如，前或顶)侧14a上，如图4所示，或者在两侧14a，14b上，如图5所示。
113.如图7的左手侧示意性所示，这种预粗糙化的带材料可以由半导体器件制造商的供应商作为中间产品提供。
114.在这种情况下，相对于使用平滑的(未粗糙化的)带材料的标准组装流程，使用用于带接合的预粗糙化的带材料的(主)组装流程基本保持不变。
115.在图8所示的实施例中，在结合步骤104中使用带材料，该带材料在例如通过激光雕刻进行的附加在线粗糙化步骤105期间被粗糙化(例如在前侧或顶侧14a处——如图4所示)。
116.在任一情况下(图7或图8)，导电带14包括粗糙化的表面(14a，并且可能地，14a和14b)，其提供到绝缘封装16的粗糙化的耦合界面。
117.在图7和图8中，框106和框108是最终制造步骤或阶段的示例，例如：模制包封16(框106)，并包封切单(框108)以产生单个器件10：如本领域中常规的，可以同时生产多个器件10以最终通过切单(例如使用切割刀片)分离。
118.需要注意的是：本文所讨论的实例适用于任何数目的带14；因此，示出多个带(例如，三个带14)仅仅是示例性和非限制性的实施例；和/或这里所讨论的示例与在包括多个带14的布置中形成耦合相邻带14的导电路径兼容，如在2022年6月24日提交的美国专利申请号17/848,958中所公开，该美国专利申请要求2021年6月30日提交的意大利专利申请102021000017207的优先权，该意大利专利申请被转让给本技术的相同受让人(其公开内容通过引用结合于此)。
119.在不违背基本原则的情况下，细节和实施例可以相对于仅通过示例描述的内容甚至显著变化，而不脱离实施例的范围。
120.权利要求是这里提供的关于实施例的技术教导的整体部分。
121.保护范围由所附权利要求确定。

技术特征：
1.一种方法，包括：将至少一个半导体管芯和至少一个导电带布置在衬底上，所述至少一个导电带被楔形接合到所述至少一个半导体管芯，并且为所述至少一个半导体管芯提供电流流动路径；其中所述至少一个导电带包括粗糙表面；以及将绝缘包封模制到所述至少一个半导体管芯和所述至少一个导电带上，其中所述绝缘包封将所述至少一个半导体管芯和所述至少一个导电带包封，并且其中所述粗糙表面向所述绝缘包封提供粗糙化耦合界面。2.根据权利要求1所述的方法，其中所述至少一个导电带还包括相对的第一表面和第二表面，其中所述第一表面是所述粗糙表面，并且所述第二表面是平滑表面，并且其中所述第二表面经布置以面向所述至少一个半导体管芯。3.根据权利要求1所述的方法，其中所述至少一个导电带包括相对的第一表面和第二表面，其中所述第一表面是所述粗糙表面，并且所述第二表面也是面向所述至少一个半导体管芯而被布置的粗糙表面。4.根据权利要求1所述的方法，其中还包括通过激光雕刻、滚压和化学蚀刻中的一种提供所述粗糙表面。5.根据权利要求1所述的方法，其中还包括在将所述至少一个导电带布置到所述衬底上之前，在所述至少一个导电带中提供所述粗糙表面。6.根据权利要求1所述的方法，其中还包括在将所述至少一个导电带布置到所述衬底上之后，在所述至少一个导电带中提供所述粗糙表面。7.根据权利要求1所述的方法，其中还包括仅在所述至少一个导电带的一部分之上提供所述粗糙表面。8.根据权利要求1所述的方法，其中还包括提供具有波状起伏表面的所述至少一个导电带，以促进所述楔形接合。9.一种器件，包括：衬底；至少一个半导体管芯和至少一个导电带，被布置在所述衬底上，所述至少一个导电带被楔形接合到所述至少一个半导体管芯，并且为所述至少一个半导体管芯提供电流流动路径；其中所述至少一个导电带包括粗糙表面；以及绝缘包封，模制到所述至少一个半导体管芯和所述至少一个导电带上；其中所述绝缘包封将所述至少一个半导体管芯和所述至少一个导电带包封；以及其中所述粗糙表面向所述绝缘包封提供粗糙化耦合界面。10.根据权利要求9所述的器件，其中所述至少一个导电带包括相对的第一表面和第二表面，并且其中所述第一表面是粗糙的，并且所述第二表面是平滑的，并且其中所述第二表面被布置以面向所述至少一个半导体管芯。11.根据权利要求9所述的器件，其中所述至少一个导电带包括相对的第一表面和第二表面，并且其中相对的所述第一表面和所述第二表面都是粗糙的。12.根据权利要求9所述的器件，其中所述粗糙表面仅设置在所述至少一个导电带的一部分之上。
13.根据权利要求9所述的器件，其中所述至少一个导电带包括支撑所述楔形接合的波状起伏表面。14.一种导电带，所述导电带经配置以为布置在衬底上的至少一个半导体管芯提供电流流动路径，其中所述至少一个导电带被配置以楔形接合到所述至少一个半导体管芯，并且包括粗糙表面，所述粗糙表面被配置为向模制到具有所述至少一个半导体管芯以及布置于其上的所述至少一个导电带的所述衬底上的绝缘包封提供粗糙耦合界面。15.根据权利要求14所述的导电带，其中所述至少一个导电带包括相对的第一表面和第二表面，其中所述第一表面是粗糙的，并且所述第二表面是光滑的。16.根据权利要求14所述的导电带，其中所述至少一个导电带包括相对的第一表面和第二相对表面，其中所述第一表面和所述第二表面均是粗糙的。17.根据权利要求14所述的导电带，其中所述粗糙表面仅设置在所述至少一个导电带的一部分之上。18.根据权利要求14所述的导电带，其中所述至少一个导电带包括波状起伏表面，所述波状起伏表面被配置以促进所述楔形接合。

技术总结
本公开的实施例涉及制造半导体器件的方法，相应半导体器件和用于其中的带。半导体管芯和导电带设置在衬底上。导电带包括粗糙表面。将绝缘封装模制到半导体管芯和导电带上。导电带的粗糙表面为绝缘封装提供粗糙的耦合界面。界面。界面。


技术研发人员：M
受保护的技术使用者：意法半导体股份有限公司
技术研发日：2022.10.08
技术公布日：2023/7/21