半导体发光器件及光耦合器的制作方法

半导体发光器件及光耦合器
1.本技术享有以日本专利申请2022-8908号(申请日：2022年1月24日)作为基础申请的优先权。本技术通过参照该基础申请而包含基础申请的全部内容。
技术领域
2.本发明涉及半导体发光器件及光耦合器。


背景技术：

3.对半导体发光器件要求高可靠性。重要的是在车载用途等中，在高温的工作环境、例如105℃下，稳定地工作，为长寿命。


技术实现要素：

4.实施方式提供在高温的工作环境中具有高可靠性的半导体发光器件及光耦合器。
5.实施方式的半导体发光器件具备：立方晶的砷化镓(gaas)基板、设置于上述gaas基板上的包含由组成式in
x
ga
1-x
as(0＜x＜1)表示的砷化铟镓(ingaas)的发光层、以及位于上述gaas基板与上述发光层之间、且设置于相对于上述立方晶的(100)面倾斜的上述gaas基板的表面上的半导体多层膜。上述半导体多层膜包含在与上述gaas基板的上述表面垂直的方向上交替层叠的第一层及第二层，上述第一层具有与上述第二层不同的组成。
附图说明
6.图1(a)、(b)是示出实施方式的半导体发光器件的剖面示意图。
7.图2是示出实施方式的半导体发光器件的发光层的剖面示意图。
8.图3(a)～(d)是示出实施方式的半导体发光器件的制造过程的剖面示意图。
9.图4(a)～(d)是实施方式的半导体发光器件的cl图像。
10.图5是示出实施方式的半导体发光器件的特性的图表。
11.图6(a)、(b)是示出实施方式的半导体发光器件的示意图。
12.图7是示出实施方式的变形例的半导体发光器件的剖面示意图。
13.图8是示出使用了实施方式的半导体发光器件的光耦合器的剖面示意图。
具体实施方式
14.以下，参照附图对实施方式进行说明。对附图中的相同部分标记相同编号，适当省略其详细说明，对不同的部分进行说明。此外，附图是示意图或概念图，各部分的厚度与宽度的关系、部分间的大小的比率等并不限定于必须与现实相同。另外，即使在表示相同部分的情况下，相互的尺寸、比率也有时会根据附图而不同地表示。
15.图1(a)及(b)是示出实施方式的半导体发光器件1的剖面示意图。图1(a)是芯片剖面图。图1(b)是示出用图1(a)中的虚线包围的区域的局部剖面图。
16.半导体发光器件1例如是发出近红外光的发光二极管。半导体发光器件1包含：立
方晶的砷化镓(gaas)基板10、外延生长层20、第一电极30、以及第二电极40。
17.gaas基板10例如具有n型的导电性。gaas基板10具有相对于立方晶的(100)面例如朝向(011)面方向倾斜的表面10f。外延生长层20设置于gaas基板10的表面10f上。
18.如图1(a)所示，连接gaas基板10的表面10f与背面10b的侧面10s例如为(011)面。半导体发光器件1的截面形状例如在与(0-11)面平行的截面中为平行四边形。另外，如果将表面10f的(011)面方向的倾斜角设为θ，则立方晶的(1-1-1)面相对于背面10b具有θ+约55
°
的倾斜。
19.第一电极30设置于gaas基板10的背面10b上。第一电极30例如为n侧电极。gaas基板10的背面10b位于表面10f的相反侧，相对于(100)面倾斜。
20.第二电极40设置于外延生长层20上。第二电极40例如为p侧电极。第二电极40部分设置于外延生长层20上。
21.如图1(b)所示，外延生长层20包含：发光层21、半导体多层膜23、n型包层(clad layer)25、p型包层27、以及p型接触层29。
22.发光层21包含由组成式in
x
ga
1-x
as(0＜x＜1)表示的砷化铟镓(以下记载为ingaas)。ingaas与gaas基板10相比，刚性(硬度)低，杨氏模量小。另外，ingaas具有比gaas基板10大的晶格常数，例如构成应变量子阱结构。半导体多层膜23位于gaas基板10与发光层21之间且设置于gaas基板10的表面10f上。
23.半导体多层膜23设置于gaas基板10的表面10f上。半导体多层膜23例如具有n型的导电性。另外，半导体多层膜23包含在与gaas基板10的表面10f垂直的方向上交替层叠的至少一个第一层23a及至少一个第二层23b。第一层23a具有与第二层23b不同的组成。第一层23a具有与第二层23b不同的刚性(硬度)。
24.n型包层25设置于发光层21与半导体多层膜23之间。n型包层25例如包含由组成式alzga
1-z
as(0＜z＜1)表示的砷化铝镓(以下记载为algaas)。
25.p型包层27设置于发光层21上。p型包层27例如包含algaas。发光层21设置于n型包层25与p型包层27之间。
26.p型接触层29设置于p型包层27上。p型接触层29例如包含gaas。第二电极40设置于p型接触层29上，例如与p型接触层29欧姆连接。
27.图2是示出实施方式的半导体发光器件1的发光层21的剖面示意图。发光层21包含量子阱层21w、和势垒层21b。量子阱层21w和势垒层21b在从n型包层25朝向p型包层27的方向、即与gaas基板10的表面10f垂直的方向(参照图1(b))上交替层叠。量子阱层21w例如设置于相邻的势垒层21b之间。量子阱层21w包含ingaas。势垒层21b例如包含algaas。由ingaas/algaas构成的量子阱结构是起因于对gaas基板10的晶格失配的应变量子阱结构，发光波长例如为950nm。
28.图3(a)～(d)是示出实施方式的半导体发光器件1的制造过程的剖面示意图。图3(a)～(d)表示半导体发光器件1的芯片化工序。
29.如图3(a)所示，在gaas基板10的背面10b上形成第一电极30。第一电极30例如设置于背面10b的整个面。第一电极30与gaas基板10欧姆连接。第一电极30例如包含金(au)或银(ag)，作为从发光层21放射的光的反射膜发挥功能。
30.在gaas基板10的表面10f侧形成有多个第二电极40。第二电极40设置于外延生长
层20上(参照图1(a))，与p型接触层29电连接。
31.如图3(b)所示，使用划线针st，在gaas基板10的背面10b侧形成划线sl。划线针st在前端具有金刚石刀，在gaas基板10的背面10b侧对第一电极30进行分割，可以形成直至gaas基板10的槽状的划线sl。划线sl以从与背面10b垂直的方向观察时位于相邻的第二电极40之间的方式形成。
32.如图3(c)所示，在gaas基板10的表面10f侧，使用轧刀be将gaas基板10裂开。轧刀be被按压至划线sl的相反侧的位置。gaas基板10被轧刀be按压，以划线sl作为起点被裂开。
33.如图3(d)所示，gaas基板10被分割成多个芯片(半导体发光器件1)。半导体发光器件的芯片尺寸cs例如为200微米(μm)。另外，芯片厚ct例如为150μm。
34.在这样的芯片分割方法中，在gaas基板10的背面10b形成的划线sl的底部存在的机械损伤、例如微小缺陷、破碎层成为裂开的起点，因此，分割后的芯片中残留有机械损伤。例如，可以通过在芯片分割后，对gaas基板10进行蚀刻，从而将这样的机械损伤除去，但是例如难以将微小缺陷全部除去。
35.图4(a)～(d)是实施方式的半导体发光器件1的阴极发光(cl)图像。在cl测定中使用的芯片在高温、高电流下的加速可靠性试验(气氛温度125℃、工作电流120ma、500小时)中，规定的光输出中的工作电压变化超过10％。
36.图4(a)～(d)示出芯片侧面(参照图1(a))的cl图像。cl测定对起因于被电子束激发的载流子(电子和空穴)的再结合的发光现象进行观察。如果被激发的载流子被缺陷捕获，则发生非发光再结合。因此，晶体中存在缺陷的区域不发光。
37.根据图4(a)可知，观察到了以芯片的裂开面、即(011)面与gaas基板10的背面10b连接而成的角(即划线sl)作为起点而延伸至外延生长层20的表面的暗线dl(参照图1(a))。该暗线例如沿着(1-1-1)面延伸。
38.图4(b)是对芯片侧面蚀刻了30μm后观察到的cl图像。在该情况下也观察到以(011)面与gaas基板10的背面10b连接而成的角作为起点而延伸至外延生长层20的表面的暗线dl。
39.图4(c)是对芯片侧面进一步蚀刻了30μm(共计60μm)后观察到的cl图像。暗线dl从(011)面与gaas基板10的背面10b连接而成的角延伸至外延生长层20的表面。
40.图4(d)是对芯片侧面进一步蚀刻了30μm(共计90μm)后观察到的cl图像。暗线dl以(011)面与gaas基板10的背面10b连接而成的角作为起点而延伸至gaas基板10的中央。
41.这些cl图像示出晶体缺陷从gaas基板10的裂开面与背面10b连接而成的角在gaas基板10中以平面状扩展。即，可知晶体缺陷是沿着(1-1-1)面的平面状的位错。另外，在图4(d)所示的cl图像中，暗线dl未到达外延生长层20，位错看起来以背面10b与裂开面连接而成的角作为起点延伸。换言之，可知位错以划线sl(参照图3(c))作为起点在gaas基板10中延伸。这样的位错例如由于工作环境的温度变化而缓慢地延伸。另外，在芯片被树脂密封的情况下，由于树脂应力，位错的延伸加速。
42.这样一来，在高温、高电流下的加速试验中，残存于划线sl的晶体缺陷有时会经时扩展，到达外延生长层20。由此，发光特性劣化。上述的试验条件设想为严苛的使用环境、例如车载用途，可以看到在通常的用途中不会发生的位错的传播。
43.例如，通常的可靠性试验在室温下、工作电流20ma、通电时间10000h的条件下实
施。在这样的条件下，例如不会发生10％以上的亮度劣化。另一方面，如果通过环氧树脂将芯片密封，在高温下实施通电试验，则有时会由于树脂应力而发生亮度劣化。由这样的树脂应力导致的亮度劣化可以通过使用双重密封结构(参照图8)来抑制，上述双重密封结构是用作为非弹性树脂(塑性变形小)的硅酮树脂将芯片密封后，通过环氧树脂进行密封。然而，在上述的高温、高电流下的加速可靠性试验中，有时即使是双重树脂密封结构，也会发生亮度劣化。
44.外延生长层20中的半导体多层膜23通过将具有不同的刚性的第一层23a与第二层23b组合，从而抑制这样的位错向发光层21的传播，提高半导体发光器件1的可靠性。半导体多层膜23例如使位错的传播方向在第一层23a与第二层23b的各界面发生变化，而不到达发光层21。或者，具有使位错彼此之间结合而消灭的效果。然而，在严苛的加速条件下，该位错抑制效果有时也不充分。
45.(实施例1)
46.半导体多层膜23(参照图1(b))例如可以使用由组成式inzal
1-z
p(0＜z＜1)表示的磷化铟铝(以下记载为inalp)、和由组成式alvga
1-v
as(0≤v＜1)表示的gaas及algaas中的任意物质。例如，将半导体多层膜23的第一层23a设为inalp，将第二层23b设为gaas(v＝0)。第一层23a及第二层23b的膜厚分别为50纳米(nm)。半导体多层膜23包含10对第一层23a/第二层23b的对。另外，即使第二层23b为algaas(0＜v＜1)，也可以得到同样的效果。
47.半导体多层膜23以使从发光层21放射的光透射的方式构成。放射光通过半导体多层膜23，在gaas基板10内传播。由此，能够使芯片整体发光。如现有技术中所见到的，如果以使发光层21的放射光反射(布拉格反射)的方式构成半导体多层膜23，则成为从半导体多层膜23向朝向第二电极40的方向发出光的指向性高的发光器件。在指向性低的发光器件适合的用途、例如光耦合器等中，优选以半导体多层膜23使发光层21的放射光透射的方式构成。即，优选以发光层21的光不限定于从芯片的上表面也从侧面放射、而芯片整体发光的方式构成。
48.(实施例2)
49.半导体多层膜23(参照图1(b))例如可以使用ingaas、和由组成式gaaswp
1-w
(0＜w＜1)表示的磷砷化镓(以下记载为gaasp)。将第一层23a设为in
0.1
ga
0.9
as，将第二层23b设为gaas
0.9
p
0.1
。第一层23a及第二层23b的膜厚分别为10nm。半导体多层膜23包含10对第一层23a/第二层23b的对。
50.ingaas及gaasp各自的晶格常数相对于gaas的晶格常数的大小关系相反。另外，ingaas及gaasp各自的线膨胀系数不同。因此，在半导体多层膜23中，由于弹性极限内的晶格应变，晶格常数之差得以补偿，不会发生起因于晶格失配的晶体缺陷。在该例子中，由于半导体多层膜23中的弹性应变，改变ingaas/gaasp界面中的位错的传播方向的效果变大。其结果是，与实施例1的半导体多层膜23相比，抑制位错的传播的效果大，能够降低加速可靠性试验中的特性劣化芯片的产生率。
51.图5是示出实施方式的半导体发光器件1的特性的图表。横轴是gaas基板10的倾斜角θ(参照图1(a))。纵轴是加速可靠性试验中的特性劣化芯片的产生率。该图中的由“a”表示的图表表示使用了实施例1的半导体多层膜23的情况下的特性。另外，由“b”表示的图表表示使用了实施例2的半导体多层膜23的情况下的特性。
52.在实施例1的包含inalp/algaas的半导体多层膜23中，将倾斜角θ设为零的情况下，特性劣化芯片的产生率为15％左右，如果倾斜角θ成为10
°
以上，则特性劣化芯片的产生率变成0％。
53.此外可知，在使alvga
1-v
as的al组成v在0～0.2变化的情况下也得到了相同的结果，与inalp组合的algaas的al组成具有自由度。认为其主要原因是，algaas的刚性不会因al组成v的不同而大幅变化。
54.在实施例2的包含ingaas/gaasp的半导体多层膜23中，将倾斜角θ设为零的情况下，特性劣化芯片的产生率为10％左右，如果倾斜角θ成为8
°
以上，则特性劣化芯片的产生率变成0％。
55.位错的传播面(1-1-1)相对于gaas基板10的背面10b为θ+约55
°
(参照图1(a))，倾斜角θ越大，位错对半导体多层膜23的侵入角度越大。即，认为对半导体多层膜23的侵入角度变大，由此，位错的传播方向的变化变大，对发光层21的影响得以抑制。认为这是因为，gaas基板10的表面10f相对于(100)面的倾斜越大，越是能够观察到外延生长层20的表面形态变得良好等、结晶性的改善，因此，这些因素相结合，抑制了位错的传播。
56.这样一来，通过使gaas基板10的表面10f相对于(100)面倾斜，能够提高半导体发光器件1的可靠性。另外，通过将gaas基板10的倾斜角θ优选设为8
°
以上、更优选设为10
°
以上，能够确保更严苛的使用环境中的可靠性。另一方面，如果倾斜角θ为25
°
以上，则难以得到低位错的外延生长层。因此，倾斜角θ优选为8
°
～25
°
。另外，更优选为10
°
～25
°
。
57.图6(a)及(b)是例示出实施方式的半导体发光器件1的示意图。图6(a)是芯片剖面图，图6(b)是示出芯片表面的俯视图。
58.如图6(a)所示，在半导体发光器件1中，在外延生长层20的上表面端容易产生裂纹cp。这是因为由于使用相对于(100)面倾斜的gaas基板10，外延生长层20的上表面、与作为裂开面的侧面10s交叉而成的角的内角为锐角。另外，半导体多层膜23包含刚性不同的第一层23a及第二层23b也是产生这样的裂纹cp的一个主要原因。
59.如图6(b)所示，以芯片上表面的一边的凹部的形式确认到裂纹cp。在图3所示芯片化的过程中，gaas基板10从划线sl至半导体多层膜23的位置为止沿着裂开面被分断，在半导体多层膜23中，裂开面的连续性被阻碍。因此认为，在外延生长层20的上表面产生部分欠缺的外缘。
60.图7是示出实施方式的变形例的半导体发光器件2的剖面示意图。半导体发光器件2具备：gaas基板10、发光层21、半导体多层膜23、第一电极50、以及第二电极60。
61.如图7所示，包含发光层21、半导体多层膜23、n型包层25、p型包层27及p型接触层29的外延层20具有台面结构。第一电极50设置于通过达到gaas基板1的深度的台面加工而露出的gaas基板10的表面10f上。第一电极50为n侧电极。另外，可以通过达到n型包层25的深度的台面加工，使n型包层25露出，将第一电极50设置于n型包层25上。
62.第二电极60设置于p型接触层29上。第二电极60为p侧电极。第二电极60例如包含金(au)或银(ag)，以使从发光层21向第二电极60放射的光反射、并从gaas基板10的背面10b发出的方式构成。
63.在半导体发光器件2中，从发光层21向上下方向放射的光lo在半导体多层膜23中及gaas基板10中传播，从gaas基板10的背面10b发出至外部。在该例子中，半导体多层膜23
也以使从发光层21放射的光lo透射的方式设置。
64.图8示出使用了实施方式的半导体发光器件1的光耦合器70的剖面示意图。光耦合器70包含半导体发光器件1、和受光器件5。半导体发光器件1及受光器件5相互对置地配置而进行光结合。即，受光器件5对从半导体发光器件1发出的光进行检测。
65.如图8所示，半导体发光器件1安装于输入侧引线71上并进行电连接。受光器件5安装于输出侧引线73上并进行电连接。此外，光耦合器70包含多个输入侧引线71及多个输出侧引线73。光耦合器70例如包含与半导体发光器件的第一电极30(参照图1)电连接的输入侧引线71、和经由金属丝与第二电极40(参照图1)电连接的其他输入侧引线71。多个输出侧引线73包含分别连接至受光器件的阳极及阴极的引线。
66.半导体发光器件1在第一树脂75中被密封。第一树脂75例如为硅酮树脂。第一树脂75使从半导体发光器件1发出的光透射。
67.输入侧引线71及输出侧引线73以半导体发光器件1与受光元件5对置的方式配置。接下来，对第二树脂77进行铸模，该第二树脂77覆盖输入侧引线71的安装有半导体发光器件1的部分及输出侧引线73的安装有受光器件5的部分。第二树脂77以隔着第一树脂75覆盖半导体发光器件1、并覆盖受光器件5的方式设置。第二树脂77使从半导体发光器件1发出的光透射。第二树脂77例如为环氧树脂。
68.进而对覆盖第二树脂77的第3树脂79进行铸模。第3树脂79对从半导体发光器件发出的光进行遮蔽。第3树脂79例如是包含碳的环氧树脂。
69.在光耦合器70中，通过作为非弹性树脂的第一树脂75对半导体发光器件1进行密封。进一步，通过硬度比第一树脂75高的树脂77隔着第一树脂75对半导体发光器件1进行密封。通过使用这样的双重密封结构，能够抑制对半导体发光器件1施加的树脂应力，提高其可靠性。
70.如以上所说明的那样，在半导体发光器件1及2中，在gaas基板10与发光层21之间设置半导体多层膜23，使gaas基板10的表面10f相对于(100)面倾斜，由此，能够防止在芯片化的过程中产生的晶体缺陷对其可靠性造成影响。例如，发光层21的刚性(硬度)比gaas基板10低，半导体多层膜23包含刚性或线膨胀系数互不相同的多个层时，这样的效果更显著。
71.即，半导体多层膜23抑制位错从gaas基板10向发光层21的传播。此外，通过使gaas基板10的结晶生长面相对于(100)面倾斜，能够提高半导体多层膜23中的位错的传播抑制效果。半导体发光器件1的发光层21具有由位错的传播导致的发光特性的劣化容易发生的应变量子阱，因此，上述的位错抑制效果更显著。
72.此外，实施方式不限定于上述例示出的方式。例如，对于芯片，也可以使用切片(dicing)法来代替划片(scribe)法。认为在利用切割刀片的切断中，也由于在切断面产生缺陷，所以发生沿着与(111)面等价的晶面的位错的延伸。因此，将半导体多层膜23与使gaas基板10的表面10f倾斜组合而成的构成在使用切片法的情况下也有效。
73.另外，半导体多层膜23中的第一层23a和第二层23b的对数不限定于10，至少为两对以上即可。另外，位错的传播抑制在第一层23a与第二层23b的界面发生。因此，第一层23a及第二层23b的膜厚可以进行各种变形。
74.另外，作为gaas基板10的侧面10s，例示出了(011)面，但不限定于此。例如，也可以是与(011)面等价的(01-1)、(0-1-1)、(0-11)的各晶面。即，在使gaas基板10的表面10f相对
于(01-1)面倾斜的情况下，位错沿着(1-11)面传播。在(0-1-1)面方向上倾斜的情况下，沿着(111)面传播，在(0-11)面方向上倾斜的情况下，沿着(11-1)面传播。
75.对本发明的几个实施方式进行了说明，但这些实施方式是作为例子而提示出的，并不意图限定发明的范围。这些新的实施方式可以以其他的各种方式实施，在不脱离发明的主旨的范围内，可以进行各种省略、置换、变更。这些实施方式、其变形包含在发明的范围、主旨中，并且也包含在权利要求书中记载的发明和其均等的范围中。

技术特征：
1.一种半导体发光器件，其具备：立方晶的砷化镓即gaas基板、设置于所述gaas基板上的包含由组成式in
x
ga
1-x
as表示的砷化铟镓即ingaas的发光层、以及位于所述gaas基板与所述发光层之间、且设置于相对于所述立方晶的(100)面倾斜的所述gaas基板的表面上的半导体多层膜，所述半导体多层膜包含在与所述gaas基板的所述表面垂直的方向上交替层叠的第一层及第二层，所述第一层具有与所述第二层不同的组成，其中，0＜x＜1。2.根据权利要求1所述的半导体发光器件，其中，所述gaas基板的所述表面相对于所述立方晶的(100)面在8
°
～25
°
之间倾斜。3.根据权利要求1所述的半导体发光器件，其中，所述gaas基板具有：所述表面相反侧的背面、和与所述表面及所述背面连接的侧面，所述gaas基板的所述侧面、和所述侧面与所述背面连接而成的角中的至少任一者包含沿着朝向所述半导体多层膜的方向延伸的晶体位错。4.根据权利要求3所述的半导体发光器件，其中，所述gaas基板的所述侧面是所述立方晶的(011)面或与所述(011)面等价的晶面。5.根据权利要求3所述的半导体发光器件，其中，所述gaas基板的所述晶体位错沿着与所述立方晶的(111)面等价的晶面延展。6.根据权利要求4所述的半导体发光器件，其中，所述gaas基板的所述晶体位错沿着与所述立方晶的(111)面等价的晶面延展。7.根据权利要求1～6中任一项所述的半导体发光器件，其中，所述半导体多层膜使从所述发光层放射的光透射。8.根据权利要求1～6中任一项所述的半导体发光器件，其中，所述半导体多层膜的所述第一层是由组成式in
y
al
1-y
p表示的磷化铟铝即inalp层，所述第二层是由组成式al
v
ga
1-v
as表示的砷化镓即gaas或砷化铝镓即algaas层，其中，0＜y＜1，0≤v＜1。9.根据权利要求1～6中任一项所述的半导体发光器件，其中，所述半导体多层膜的所述第一层是ingaas层，所述第二层是由组成式gaas
w
p
1-w
表示的磷砷化镓即gaasp层，其中，0＜w＜1。10.根据权利要求1～6中任一项所述的半导体发光器件，其中，包含所述发光层的外延生长层具有位于所述gaas基板的相反侧的上表面，所述外延生长层在所述上表面的外缘具有局部的高度差。11.一种光耦合器，其具有下述密封结构：用第一树脂密封权利要求1～10中任一项所述的半导体发光器件，隔着所述第一树脂，用第二树脂覆盖所述半导体发光器件；其中，所述第二树脂的硬度比所述第一树脂的硬度高。

技术总结
实施方式提供在高温的工作环境具有高可靠性的半导体发光器件及光耦合器。实施方式的半导体发光器件具备：立方晶的砷化镓(GaAs)基板、设置于上述GaAs基板上的包含由组成式In


技术研发人员：菅原秀人 大塚洋昭 村上直树 镰仓孝信
受保护的技术使用者：东芝电子元件及存储装置株式会社
技术研发日：2022.07.21
技术公布日：2023/8/5