一种实现调整重布线金属层不同容值的电容的制备方法与流程

1.本发明涉及电容领域，尤其涉及一种实现调整重布线金属层不同容值的电容。


背景技术：

2.现有集成无源器件mim(metal-insulator-metal)制造工艺和集成电路共用薄膜光刻机台，可以制作高精度、高一致性的xy平面图形；z纵轴方向采用化学气相沉积、溅镀、化学机械研磨cmp等工艺，可以形成表面平整的金属层及均匀度一致的介质层，因此集成无源工艺可以制造高精度的mim电容。
3.封装(rdl)工艺，使采用封装重布线工艺，将密集芯片焊盘通过金属走线重新去布局位置的工艺。rdl工艺加工成本低，加工周期短，可靠性高，在短时间内实现器件供货。
4.如今无源器件市场面临着，设计公司需求定制化电容比例越来越高；集成电路工艺加工周期常，且开模费用高；供应链备料压力大等问题。


技术实现要素：

5.鉴于上述问题，提出了本发明以便提供克服上述问题或者至少部分地解决上述问题的一种实现调整重布线金属层不同容值的电容。
6.根据本发明的一个方面，提供了一种实现调整重布线金属层不同容值的电容的制备方法，所述制备方法包括：
7.采用晶元表面处理工艺处理晶元表面，获得处理后晶元表面；
8.在所述处理后晶元表面上采用氧化工艺依次沉积衬底，第一金属层1，电容介质层，第二金属层2；
9.采用集成无源器件mim光照刻蚀所述第二金属层2，形成所述集成无源器件mim的上极板形状；
10.采用光照刻蚀所述第一金属层1，形成所述集成无源器件mim下极板形状；
11.采用薄膜沉积衬底，覆盖已形成的集成无源器件mim电容结构，并通过通孔刻蚀工艺出通孔形状，制作完成所述集成无源器件mim电容阵列晶元。
12.可选的，所述衬底为高阻硅。
13.可选的，所述集成无源器件mim电容阵列晶元采用调整布线金属层rdl图层并联不同数量的所述集成无源器件mim的上极板。
14.可选的，所述集成无源器件mim电容阵列晶元中单个电容的容值为0.5pf。
15.可选的，所述集成无源器件mim电容阵列晶元中并联不同数量的单位电容，实现调整不同容值。
16.可选的，所述集成无源器件mim电容阵列晶元中包括0.5pf的单位电容，2个0.2pf及1个0.1pf的电容。
17.可选的，所述氧化工艺具体包括：气相沉积或热氧化工艺形成氧化膜。
18.可选的，所述光照刻蚀具体包括：采用旋涂光刻胶、曝光、显影将平面图形转移设
计图形到衬底。
19.可选的，所述薄膜沉积具体包括：
20.采用化学气相沉积、物理气相沉积形成不同材料的薄膜。
21.可选的，所述刻蚀工艺具体包括：湿法刻蚀、干法刻蚀去除氧化膜介质。
22.本发明提供的一种实现调整重布线金属层不同容值的电容的制备方法，所述制备方法包括：采用晶元表面处理工艺处理晶元表面，获得处理后晶元表面；在所述处理后晶元表面上采用氧化工艺依次沉积衬底，第一金属层1，电容介质层，第二金属层2；采用集成无源器件mim光照刻蚀所述第二金属层2，形成所述集成无源器件mim的上极板形状；采用光照刻蚀所述第一金属层1，形成所述集成无源器件mim下极板形状；采用薄膜沉积衬底，覆盖已形成的集成无源器件mim电容结构，并通过通孔刻蚀工艺出通孔形状，制作完成所述集成无源器件mim电容阵列晶元。采用封装重布线工艺rdl来实现对预生产mim电容阵列进行容值调整的方案，解决现有电容器件供应面临的问题，实现了mim电容的高精度、高定制化、短加工周期、高一致性要求。
23.上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。
附图说明
24.为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
25.图1为本发明实施例提供的一种实现调整重布线金属层不同容值的电容的制备方法流程示意图；
26.图2为本发明实施例提供的无源集成工艺mim电容阵列示意图；
27.图3为本发明实施例提供的通过rdl任意调整容值示意；
28.图4为本发明实施例提供的rdl选项1电容图(左)，有效并联电容示意图(右)；
29.图5为本发明实施例提供的rdl选项2电容图(左)，有效并联电容示意图(右)；
30.图6为本发明实施例提供的rdl选项3电容图(左)，有效并联电容示意图(右)；
31.图7为本发明实施例提供的小电容设计图。
具体实施方式
32.下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反，提供这些实施例是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
33.本发明的说明书实施例和权利要求书及附图中的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元。
34.下面结合附图和实施例，对本发明的技术方案做进一步的详细描述。
35.如图1所示，一种实现调整重布线金属层不同容值的电容的制备方法，包括：采用晶元表面处理工艺处理晶元表面，获得处理后晶元表面；在所述处理后晶元表面上采用氧化工艺依次沉积衬底，第一金属层1，电容介质层，第二金属层2；采用集成无源器件mim光照刻蚀所述第二金属层2，形成所述集成无源器件mim的上极板形状；采用光照刻蚀所述第一金属层1，形成所述集成无源器件mim下极板形状；采用薄膜沉积衬底，覆盖已形成的集成无源器件mim电容结构，并通过通孔刻蚀工艺出通孔形状，制作完成所述集成无源器件mim电容阵列晶元。
36.采用封装重布线工艺rdl来实现对预生产mim电容阵列进行容值调整的方案，解决现有电容器件供应面临的问题，实现了mim电容的高精度、高定制化、短加工周期、高一致性要求。
37.本发明中的集成无源器件mim(metal-insulator-metal)制造工艺，是采用集成无源器件中极板mim电容制备部分的工艺，晶圆加工厂普遍加工工艺有：一、晶圆表面处理工艺；二、氧化工艺，通过气相沉积或热氧化工艺形成氧化膜；三、光刻工艺，通过旋涂光刻胶、曝光、显影等步骤将平面图形转移设计图形到衬底；四、薄膜沉积，通过化学气相沉积、物理气相沉积形成不同材料薄膜；五、刻蚀工艺，通过湿法刻蚀、干法刻蚀去除氧化膜介质。
38.通过以上制造流程加工得到如图2所示的固定尺寸的电容阵列器件。
39.如图3所示，根据实际客户需求通过修改rdl图层来并联不同数量的mim上级板块，以实现不同容值的电容。
40.可调mim容值电容单个电容的容值0.5pf，通过设计rdl并联不同数量的单位电容，实现不同容值的调整，如图4-图6示意了3种不同的rdl设计：
41.如图4所示，rdl选项1：容值为15
×
0.5pf。
42.如图5所示，rdl选项2：容值为80
×
0.5pf+2
×
0.2pf+1
×
0.1pf；
43.如图6所示，rdl选项2：容值为41
×
0.5pf。
44.本示例阵列mim电容中，相较于标准0.5pf的单位电容，还加入了2个0.2pf及1个0.1pf的小电容，如图7所示，搭配加入的三个小电容，可调电容的容值的精度从0.5pf缩小的0.1pf，更加提高电容设计的灵活性。
45.有益效果：通过封装重布线工艺rdl来实现对预生产mim电容阵列进行容值调整。
46.通过集成无源器件mim(metal-insulator-metal)制造标准元件尺寸的mim电容阵列。
47.根据定制容值设计rdl布线层图形，通过封装重布线工艺rdl并联电容上极板，实现设计容值的电容元件。
48.能够灵活地调整电容的容值，电容容值精度高，一致性好，生产周期短，能够短时间大批量供货。
49.以上的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

技术特征：
1.一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述制备方法包括：采用晶元表面处理工艺处理晶元表面，获得处理后晶元表面；在所述处理后晶元表面上采用氧化工艺依次沉积衬底，第一金属层1，电容介质层，第二金属层2；采用集成无源器件mim光照刻蚀所述第二金属层2，形成所述集成无源器件mim的上极板形状；采用光照刻蚀所述第一金属层1，形成所述集成无源器件mim下极板形状；采用薄膜沉积衬底，覆盖已形成的集成无源器件mim电容结构，并通过通孔刻蚀工艺出通孔形状，制作完成所述集成无源器件mim电容阵列晶元。2.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述衬底为高阻硅。3.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述集成无源器件mim电容阵列晶元采用调整布线金属层rdl图层并联不同数量的所述集成无源器件mim的上极板。4.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述集成无源器件mim电容阵列晶元中单个电容的容值为0.5pf。5.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述集成无源器件mim电容阵列晶元中并联不同数量的单位电容，实现调整不同容值。6.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述集成无源器件mim电容阵列晶元中包括0.5pf的单位电容，2个0.2pf及1个0.1pf的电容。7.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述氧化工艺具体包括：气相沉积或热氧化工艺形成氧化膜。8.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述光照刻蚀具体包括：采用旋涂光刻胶、曝光、显影将平面图形转移设计图形到衬底。9.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述薄膜沉积具体包括：采用化学气相沉积、物理气相沉积形成不同材料的薄膜。10.根据权利要求1所述的一种实现调整重布线金属层不同容值的电容的制备方法，其特征在于，所述刻蚀工艺具体包括：湿法刻蚀、干法刻蚀去除氧化膜介质。

技术总结
本发明提供的一种实现调整重布线金属层不同容值的电容的制备方法包括：采用晶元表面处理工艺处理晶元表面，获得处理后晶元表面；在处理后晶元表面上采用氧化工艺依次沉积衬底，第一金属层1，电容介质层，第二金属层2；采用集成无源器件MIM光照刻蚀第二金属层2，形成集成无源器件MIM的上极板形状；采用光照刻蚀所述第一金属层1，形成集成无源器件MIM下极板形状；采用薄膜沉积衬底，覆盖已形成的集成无源器件MIM电容结构，制作完成集成无源器件MIM电容阵列晶元。采用封装重布线工艺RDL来实现对预生产MIM电容阵列进行容值调整的方案，实现了MIM电容的高精度、高定制化、短加工周期、高一致性要求。高一致性要求。高一致性要求。


技术研发人员：代文亮 陈立均 吴浩昱 伊海伦 李苏萍
受保护的技术使用者：上海芯波电子科技有限公司
技术研发日：2023.05.24
技术公布日：2023/8/23